drivers/edac/Kconfig

   1 #
   2 #       EDAC Kconfig
   3 #       Copyright (c) 2008 Doug Thompson www.softwarebitmaker.com
   4 #       Licensed and distributed under the GPL
   5 #
   6
   7 menuconfig EDAC
   8         bool "EDAC (Error Detection And Correction) reporting"
   9         depends on HAS_IOMEM
  10         depends on X86 || PPC || TILE
  11         help
  12           EDAC is designed to report errors in the core system.
  13           These are low-level errors that are reported in the CPU or
  14           supporting chipset or other subsystems:
  15           memory errors, cache errors, PCI errors, thermal throttling, etc..
  16           If unsure, select 'Y'.
  17
  18           If this code is reporting problems on your system, please
  19           see the EDAC project web pages for more information at:
  20
  21           <http://bluesmoke.sourceforge.net/>
  22
  23           and:
  24
  25           <http://buttersideup.com/edacwiki>
  26
  27           There is also a mailing list for the EDAC project, which can
  28           be found via the sourceforge page.
  29
  30 if EDAC
  31
  32 comment "Reporting subsystems"
  33
  34 config EDAC_DEBUG
  35         bool "Debugging"
  36         help
  37           This turns on debugging information for the entire EDAC
  38           sub-system. You can insert module with "debug_level=x", current
  39           there're four debug levels (x=0,1,2,3 from low to high).
  40           Usually you should select 'N'.
  41
  42 config EDAC_DECODE_MCE
  43         tristate "Decode MCEs in human-readable form (only on AMD for now)"
  44         depends on CPU_SUP_AMD && (X86_MCE_AMD || X86_XEN_MCE)
  45         default y
  46         ---help---
  47           Enable this option if you want to decode Machine Check Exceptions
  48           occurring on your machine in human-readable form.
  49
  50           You should definitely say Y here in case you want to decode MCEs
  51           which occur really early upon boot, before the module infrastructure
  52           has been initialized.
  53
  54 config EDAC_MCE_INJ
  55         tristate "Simple MCE injection interface over /sysfs"
  56         depends on EDAC_DECODE_MCE
  57         default n
  58         help
  59           This is a simple interface to inject MCEs over /sysfs and test
  60           the MCE decoding code in EDAC.
  61
  62           This is currently AMD-only.
  63
  64 config EDAC_MM_EDAC
  65         tristate "Main Memory EDAC (Error Detection And Correction) reporting"
  66         help
  67           Some systems are able to detect and correct errors in main
  68           memory.  EDAC can report statistics on memory error
  69           detection and correction (EDAC - or commonly referred to ECC
  70           errors).  EDAC will also try to decode where these errors
  71           occurred so that a particular failing memory module can be
  72           replaced.  If unsure, select 'Y'.
  73
  74 config EDAC_AMD64
  75         tristate "AMD64 (Opteron, Athlon64) K8, F10h"
  76         depends on EDAC_MM_EDAC && AMD_NB && X86_64 && EDAC_DECODE_MCE
  77         depends on !XEN
  78         help
  79           Support for error detection and correction of DRAM ECC errors on
  80           the AMD64 families of memory controllers (K8 and F10h)
  81
  82 config EDAC_AMD64_ERROR_INJECTION
  83         bool "Sysfs HW Error injection facilities"
  84         depends on EDAC_AMD64
  85         help
  86           Recent Opterons (Family 10h and later) provide for Memory Error
  87           Injection into the ECC detection circuits. The amd64_edac module
  88           allows the operator/user to inject Uncorrectable and Correctable
  89           errors into DRAM.
  90
  91           When enabled, in each of the respective memory controller directories
  92           (/sys/devices/system/edac/mc/mcX), there are 3 input files:
  93
  94           - inject_section (0..3, 16-byte section of 64-byte cacheline),
  95           - inject_word (0..8, 16-bit word of 16-byte section),
  96           - inject_ecc_vector (hex ecc vector: select bits of inject word)
  97
  98           In addition, there are two control files, inject_read and inject_write,
  99           which trigger the DRAM ECC Read and Write respectively.
 100
 101 config EDAC_AMD76X
 102         tristate "AMD 76x (760, 762, 768)"
 103         depends on EDAC_MM_EDAC && PCI && X86_32
 104         help
 105           Support for error detection and correction on the AMD 76x
 106           series of chipsets used with the Athlon processor.
 107
 108 config EDAC_E7XXX
 109         tristate "Intel e7xxx (e7205, e7500, e7501, e7505)"
 110         depends on EDAC_MM_EDAC && PCI && X86_32
 111         help
 112           Support for error detection and correction on the Intel
 113           E7205, E7500, E7501 and E7505 server chipsets.
 114
 115 config EDAC_E752X
 116         tristate "Intel e752x (e7520, e7525, e7320) and 3100"
 117         depends on EDAC_MM_EDAC && PCI && X86 && HOTPLUG
 118         help
 119           Support for error detection and correction on the Intel
 120           E7520, E7525, E7320 server chipsets.
 121
 122 config EDAC_I82443BXGX
 123         tristate "Intel 82443BX/GX (440BX/GX)"
 124         depends on EDAC_MM_EDAC && PCI && X86_32
 125         depends on BROKEN
 126         help
 127           Support for error detection and correction on the Intel
 128           82443BX/GX memory controllers (440BX/GX chipsets).
 129
 130 config EDAC_I82875P
 131         tristate "Intel 82875p (D82875P, E7210)"
 132         depends on EDAC_MM_EDAC && PCI && X86_32
 133         help
 134           Support for error detection and correction on the Intel
 135           DP82785P and E7210 server chipsets.
 136
 137 config EDAC_I82975X
 138         tristate "Intel 82975x (D82975x)"
 139         depends on EDAC_MM_EDAC && PCI && X86
 140         help
 141           Support for error detection and correction on the Intel
 142           DP82975x server chipsets.
 143
 144 config EDAC_I3000
 145         tristate "Intel 3000/3010"
 146         depends on EDAC_MM_EDAC && PCI && X86
 147         help
 148           Support for error detection and correction on the Intel
 149           3000 and 3010 server chipsets.
 150
 151 config EDAC_I3200
 152         tristate "Intel 3200"
 153         depends on EDAC_MM_EDAC && PCI && X86 && EXPERIMENTAL
 154         help
 155           Support for error detection and correction on the Intel
 156           3200 and 3210 server chipsets.
 157
 158 config EDAC_X38
 159         tristate "Intel X38"
 160         depends on EDAC_MM_EDAC && PCI && X86
 161         help
 162           Support for error detection and correction on the Intel
 163           X38 server chipsets.
 164
 165 config EDAC_I5400
 166         tristate "Intel 5400 (Seaburg) chipsets"
 167         depends on EDAC_MM_EDAC && PCI && X86
 168         help
 169           Support for error detection and correction the Intel
 170           i5400 MCH chipset (Seaburg).
 171
 172 config EDAC_I7CORE
 173         tristate "Intel i7 Core (Nehalem) processors"
 174         depends on EDAC_MM_EDAC && PCI && X86 && (X86_MCE_INTEL || X86_XEN_MCE)
 175         help
 176           Support for error detection and correction the Intel
 177           i7 Core (Nehalem) Integrated Memory Controller that exists on
 178           newer processors like i7 Core, i7 Core Extreme, Xeon 35xx
 179           and Xeon 55xx processors.
 180
 181 config EDAC_I82860
 182         tristate "Intel 82860"
 183         depends on EDAC_MM_EDAC && PCI && X86_32
 184         help
 185           Support for error detection and correction on the Intel
 186           82860 chipset.
 187
 188 config EDAC_R82600
 189         tristate "Radisys 82600 embedded chipset"
 190         depends on EDAC_MM_EDAC && PCI && X86_32
 191         help
 192           Support for error detection and correction on the Radisys
 193           82600 embedded chipset.
 194
 195 config EDAC_I5000
 196         tristate "Intel Greencreek/Blackford chipset"
 197         depends on EDAC_MM_EDAC && X86 && PCI
 198         help
 199           Support for error detection and correction the Intel
 200           Greekcreek/Blackford chipsets.
 201
 202 config EDAC_I5100
 203         tristate "Intel San Clemente MCH"
 204         depends on EDAC_MM_EDAC && X86 && PCI
 205         help
 206           Support for error detection and correction the Intel
 207           San Clemente MCH.
 208
 209 config EDAC_I7300
 210         tristate "Intel Clarksboro MCH"
 211         depends on EDAC_MM_EDAC && X86 && PCI
 212         help
 213           Support for error detection and correction the Intel
 214           Clarksboro MCH (Intel 7300 chipset).
 215
 216 config EDAC_SBRIDGE
 217         tristate "Intel Sandy-Bridge Integrated MC"
 218         depends on EDAC_MM_EDAC && PCI && X86_64 && (X86_MCE_INTEL || X86_XEN_MCE)
 219         depends on EXPERIMENTAL
 220         help
 221           Support for error detection and correction the Intel
 222           Sandy Bridge Integrated Memory Controller.
 223
 224 config EDAC_MPC85XX
 225         tristate "Freescale MPC83xx / MPC85xx"
 226         depends on EDAC_MM_EDAC && FSL_SOC && (PPC_83xx || PPC_85xx)
 227         help
 228           Support for error detection and correction on the Freescale
 229           MPC8349, MPC8560, MPC8540, MPC8548
 230
 231 config EDAC_MV64X60
 232         tristate "Marvell MV64x60"
 233         depends on EDAC_MM_EDAC && MV64X60
 234         help
 235           Support for error detection and correction on the Marvell
 236           MV64360 and MV64460 chipsets.
 237
 238 config EDAC_PASEMI
 239         tristate "PA Semi PWRficient"
 240         depends on EDAC_MM_EDAC && PCI
 241         depends on PPC_PASEMI
 242         help
 243           Support for error detection and correction on PA Semi
 244           PWRficient.
 245
 246 config EDAC_CELL
 247         tristate "Cell Broadband Engine memory controller"
 248         depends on EDAC_MM_EDAC && PPC_CELL_COMMON
 249         help
 250           Support for error detection and correction on the
 251           Cell Broadband Engine internal memory controller
 252           on platform without a hypervisor
 253
 254 config EDAC_PPC4XX
 255         tristate "PPC4xx IBM DDR2 Memory Controller"
 256         depends on EDAC_MM_EDAC && 4xx
 257         help
 258           This enables support for EDAC on the ECC memory used
 259           with the IBM DDR2 memory controller found in various
 260           PowerPC 4xx embedded processors such as the 405EX[r],
 261           440SP, 440SPe, 460EX, 460GT and 460SX.
 262
 263 config EDAC_AMD8131
 264         tristate "AMD8131 HyperTransport PCI-X Tunnel"
 265         depends on EDAC_MM_EDAC && PCI && PPC_MAPLE
 266         help
 267           Support for error detection and correction on the
 268           AMD8131 HyperTransport PCI-X Tunnel chip.
 269           Note, add more Kconfig dependency if it's adopted
 270           on some machine other than Maple.
 271
 272 config EDAC_AMD8111
 273         tristate "AMD8111 HyperTransport I/O Hub"
 274         depends on EDAC_MM_EDAC && PCI && PPC_MAPLE
 275         help
 276           Support for error detection and correction on the
 277           AMD8111 HyperTransport I/O Hub chip.
 278           Note, add more Kconfig dependency if it's adopted
 279           on some machine other than Maple.
 280
 281 config EDAC_CPC925
 282         tristate "IBM CPC925 Memory Controller (PPC970FX)"
 283         depends on EDAC_MM_EDAC && PPC64
 284         help
 285           Support for error detection and correction on the
 286           IBM CPC925 Bridge and Memory Controller, which is
 287           a companion chip to the PowerPC 970 family of
 288           processors.
 289
 290 config EDAC_TILE
 291         tristate "Tilera Memory Controller"
 292         depends on EDAC_MM_EDAC && TILE
 293         default y
 294         help
 295           Support for error detection and correction on the
 296           Tilera memory controller.
 297
 298 endif # EDAC