arch/x86/kernel/smp_32-xen.c

   1 /*
   2  *      Intel SMP support routines.
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
   5  *      (c) 1998-99, 2000 Ingo Molnar <mingo@redhat.com>
   6  *
   7  *      This code is released under the GNU General Public License version 2 or
   8  *      later.
   9  */
  10
  11 #include <linux/init.h>
  12
  13 #include <linux/mm.h>
  14 #include <linux/delay.h>
  15 #include <linux/spinlock.h>
  16 #include <linux/kernel_stat.h>
  17 #include <linux/mc146818rtc.h>
  18 #include <linux/cache.h>
  19 #include <linux/interrupt.h>
  20 #include <linux/cpu.h>
  21 #include <linux/module.h>
  22
  23 #include <asm/mtrr.h>
  24 #include <asm/tlbflush.h>
  25 #include <asm/mmu_context.h>
  26 #if 0
  27 #include <mach_apic.h>
  28 #endif
  29 #include <xen/evtchn.h>
  30
  31 /*
  32  *      Some notes on x86 processor bugs affecting SMP operation:
  33  *
  34  *      Pentium, Pentium Pro, II, III (and all CPUs) have bugs.
  35  *      The Linux implications for SMP are handled as follows:
  36  *
  37  *      Pentium III / [Xeon]
  38  *              None of the E1AP-E3AP errata are visible to the user.
  39  *
  40  *      E1AP.   see PII A1AP
  41  *      E2AP.   see PII A2AP
  42  *      E3AP.   see PII A3AP
  43  *
  44  *      Pentium II / [Xeon]
  45  *              None of the A1AP-A3AP errata are visible to the user.
  46  *
  47  *      A1AP.   see PPro 1AP
  48  *      A2AP.   see PPro 2AP
  49  *      A3AP.   see PPro 7AP
  50  *
  51  *      Pentium Pro
  52  *              None of 1AP-9AP errata are visible to the normal user,
  53  *      except occasional delivery of 'spurious interrupt' as trap #15.
  54  *      This is very rare and a non-problem.
  55  *
  56  *      1AP.    Linux maps APIC as non-cacheable
  57  *      2AP.    worked around in hardware
  58  *      3AP.    fixed in C0 and above steppings microcode update.
  59  *              Linux does not use excessive STARTUP_IPIs.
  60  *      4AP.    worked around in hardware
  61  *      5AP.    symmetric IO mode (normal Linux operation) not affected.
  62  *              'noapic' mode has vector 0xf filled out properly.
  63  *      6AP.    'noapic' mode might be affected - fixed in later steppings
  64  *      7AP.    We do not assume writes to the LVT deassering IRQs
  65  *      8AP.    We do not enable low power mode (deep sleep) during MP bootup
  66  *      9AP.    We do not use mixed mode
  67  *
  68  *      Pentium
  69  *              There is a marginal case where REP MOVS on 100MHz SMP
  70  *      machines with B stepping processors can fail. XXX should provide
  71  *      an L1cache=Writethrough or L1cache=off option.
  72  *
  73  *              B stepping CPUs may hang. There are hardware work arounds
  74  *      for this. We warn about it in case your board doesn't have the work
  75  *      arounds. Basically that's so I can tell anyone with a B stepping
  76  *      CPU and SMP problems "tough".
  77  *
  78  *      Specific items [From Pentium Processor Specification Update]
  79  *
  80  *      1AP.    Linux doesn't use remote read
  81  *      2AP.    Linux doesn't trust APIC errors
  82  *      3AP.    We work around this
  83  *      4AP.    Linux never generated 3 interrupts of the same priority
  84  *              to cause a lost local interrupt.
  85  *      5AP.    Remote read is never used
  86  *      6AP.    not affected - worked around in hardware
  87  *      7AP.    not affected - worked around in hardware
  88  *      8AP.    worked around in hardware - we get explicit CS errors if not
  89  *      9AP.    only 'noapic' mode affected. Might generate spurious
  90  *              interrupts, we log only the first one and count the
  91  *              rest silently.
  92  *      10AP.   not affected - worked around in hardware
  93  *      11AP.   Linux reads the APIC between writes to avoid this, as per
  94  *              the documentation. Make sure you preserve this as it affects
  95  *              the C stepping chips too.
  96  *      12AP.   not affected - worked around in hardware
  97  *      13AP.   not affected - worked around in hardware
  98  *      14AP.   we always deassert INIT during bootup
  99  *      15AP.   not affected - worked around in hardware
 100  *      16AP.   not affected - worked around in hardware
 101  *      17AP.   not affected - worked around in hardware
 102  *      18AP.   not affected - worked around in hardware
 103  *      19AP.   not affected - worked around in BIOS
 104  *
 105  *      If this sounds worrying believe me these bugs are either ___RARE___,
 106  *      or are signal timing bugs worked around in hardware and there's
 107  *      about nothing of note with C stepping upwards.
 108  */
 109
 110 DEFINE_PER_CPU(struct tlb_state, cpu_tlbstate) ____cacheline_aligned = { &init_mm, 0, };
 111
 112 /*
 113  * the following functions deal with sending IPIs between CPUs.
 114  *
 115  * We use 'broadcast', CPU->CPU IPIs and self-IPIs too.
 116  */
 117
 118 #ifndef CONFIG_XEN
 119 static inline int __prepare_ICR (unsigned int shortcut, int vector)
 120 {
 121         unsigned int icr = shortcut | APIC_DEST_LOGICAL;
 122
 123         switch (vector) {
 124         default:
 125                 icr |= APIC_DM_FIXED | vector;
 126                 break;
 127         case NMI_VECTOR:
 128                 icr |= APIC_DM_NMI;
 129                 break;
 130         }
 131         return icr;
 132 }
 133
 134 static inline int __prepare_ICR2 (unsigned int mask)
 135 {
 136         return SET_APIC_DEST_FIELD(mask);
 137 }
 138 #endif
 139
 140 DECLARE_PER_CPU(int, ipi_to_irq[NR_IPIS]);
 141
 142 static inline void __send_IPI_one(unsigned int cpu, int vector)
 143 {
 144         int irq = per_cpu(ipi_to_irq, cpu)[vector];
 145         BUG_ON(irq < 0);
 146         notify_remote_via_irq(irq);
 147 }
 148
 149 void __send_IPI_shortcut(unsigned int shortcut, int vector)
 150 {
 151         int cpu;
 152
 153         switch (shortcut) {
 154         case APIC_DEST_SELF:
 155                 __send_IPI_one(smp_processor_id(), vector);
 156                 break;
 157         case APIC_DEST_ALLBUT:
 158                 for (cpu = 0; cpu < NR_CPUS; ++cpu) {
 159                         if (cpu == smp_processor_id())
 160                                 continue;
 161                         if (cpu_isset(cpu, cpu_online_map)) {
 162                                 __send_IPI_one(cpu, vector);
 163                         }
 164                 }
 165                 break;
 166         default:
 167                 printk("XXXXXX __send_IPI_shortcut %08x vector %d\n", shortcut,
 168                        vector);
 169                 break;
 170         }
 171 }
 172
 173 void fastcall send_IPI_self(int vector)
 174 {
 175         __send_IPI_shortcut(APIC_DEST_SELF, vector);
 176 }
 177
 178 /*
 179  * This is only used on smaller machines.
 180  */
 181 void send_IPI_mask_bitmask(cpumask_t mask, int vector)
 182 {
 183         unsigned long flags;
 184         unsigned int cpu;
 185
 186         local_irq_save(flags);
 187         WARN_ON(cpus_addr(mask)[0] & ~cpus_addr(cpu_online_map)[0]);
 188
 189         for (cpu = 0; cpu < NR_CPUS; ++cpu) {
 190                 if (cpu_isset(cpu, mask)) {
 191                         __send_IPI_one(cpu, vector);
 192                 }
 193         }
 194
 195         local_irq_restore(flags);
 196 }
 197
 198 void send_IPI_mask_sequence(cpumask_t mask, int vector)
 199 {
 200
 201         send_IPI_mask_bitmask(mask, vector);
 202 }
 203
 204 #include <mach_ipi.h> /* must come after the send_IPI functions above for inlining */
 205
 206 #if 0 /* XEN */
 207 /*
 208  *      Smarter SMP flushing macros.
 209  *              c/o Linus Torvalds.
 210  *
 211  *      These mean you can really definitely utterly forget about
 212  *      writing to user space from interrupts. (Its not allowed anyway).
 213  *
 214  *      Optimizations Manfred Spraul <manfred@colorfullife.com>
 215  */
 216
 217 static cpumask_t flush_cpumask;
 218 static struct mm_struct * flush_mm;
 219 static unsigned long flush_va;
 220 static DEFINE_SPINLOCK(tlbstate_lock);
 221
 222 /*
 223  * We cannot call mmdrop() because we are in interrupt context,
 224  * instead update mm->cpu_vm_mask.
 225  *
 226  * We need to reload %cr3 since the page tables may be going
 227  * away from under us..
 228  */
 229 void leave_mm(unsigned long cpu)
 230 {
 231         if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_OK)
 232                 BUG();
 233         cpu_clear(cpu, per_cpu(cpu_tlbstate, cpu).active_mm->cpu_vm_mask);
 234         load_cr3(swapper_pg_dir);
 235 }
 236
 237 /*
 238  *
 239  * The flush IPI assumes that a thread switch happens in this order:
 240  * [cpu0: the cpu that switches]
 241  * 1) switch_mm() either 1a) or 1b)
 242  * 1a) thread switch to a different mm
 243  * 1a1) cpu_clear(cpu, old_mm->cpu_vm_mask);
 244  *      Stop ipi delivery for the old mm. This is not synchronized with
 245  *      the other cpus, but smp_invalidate_interrupt ignore flush ipis
 246  *      for the wrong mm, and in the worst case we perform a superfluous
 247  *      tlb flush.
 248  * 1a2) set cpu_tlbstate to TLBSTATE_OK
 249  *      Now the smp_invalidate_interrupt won't call leave_mm if cpu0
 250  *      was in lazy tlb mode.
 251  * 1a3) update cpu_tlbstate[].active_mm
 252  *      Now cpu0 accepts tlb flushes for the new mm.
 253  * 1a4) cpu_set(cpu, new_mm->cpu_vm_mask);
 254  *      Now the other cpus will send tlb flush ipis.
 255  * 1a4) change cr3.
 256  * 1b) thread switch without mm change
 257  *      cpu_tlbstate[].active_mm is correct, cpu0 already handles
 258  *      flush ipis.
 259  * 1b1) set cpu_tlbstate to TLBSTATE_OK
 260  * 1b2) test_and_set the cpu bit in cpu_vm_mask.
 261  *      Atomically set the bit [other cpus will start sending flush ipis],
 262  *      and test the bit.
 263  * 1b3) if the bit was 0: leave_mm was called, flush the tlb.
 264  * 2) switch %%esp, ie current
 265  *
 266  * The interrupt must handle 2 special cases:
 267  * - cr3 is changed before %%esp, ie. it cannot use current->{active_,}mm.
 268  * - the cpu performs speculative tlb reads, i.e. even if the cpu only
 269  *   runs in kernel space, the cpu could load tlb entries for user space
 270  *   pages.
 271  *
 272  * The good news is that cpu_tlbstate is local to each cpu, no
 273  * write/read ordering problems.
 274  */
 275
 276 /*
 277  * TLB flush IPI:
 278  *
 279  * 1) Flush the tlb entries if the cpu uses the mm that's being flushed.
 280  * 2) Leave the mm if we are in the lazy tlb mode.
 281  */
 282
 283 irqreturn_t smp_invalidate_interrupt(int irq, void *dev_id)
 284 {
 285         unsigned long cpu;
 286
 287         cpu = get_cpu();
 288
 289         if (!cpu_isset(cpu, flush_cpumask))
 290                 goto out;
 291                 /*
 292                  * This was a BUG() but until someone can quote me the
 293                  * line from the intel manual that guarantees an IPI to
 294                  * multiple CPUs is retried _only_ on the erroring CPUs
 295                  * its staying as a return
 296                  *
 297                  * BUG();
 298                  */
 299
 300         if (flush_mm == per_cpu(cpu_tlbstate, cpu).active_mm) {
 301                 if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_OK) {
 302                         if (flush_va == TLB_FLUSH_ALL)
 303                                 local_flush_tlb();
 304                         else
 305                                 __flush_tlb_one(flush_va);
 306                 } else
 307                         leave_mm(cpu);
 308         }
 309         smp_mb__before_clear_bit();
 310         cpu_clear(cpu, flush_cpumask);
 311         smp_mb__after_clear_bit();
 312 out:
 313         put_cpu_no_resched();
 314         __get_cpu_var(irq_stat).irq_tlb_count++;
 315
 316         return IRQ_HANDLED;
 317 }
 318
 319 void native_flush_tlb_others(const cpumask_t *cpumaskp, struct mm_struct *mm,
 320                              unsigned long va)
 321 {
 322         cpumask_t cpumask = *cpumaskp;
 323
 324         /*
 325          * A couple of (to be removed) sanity checks:
 326          *
 327          * - current CPU must not be in mask
 328          * - mask must exist :)
 329          */
 330         BUG_ON(cpus_empty(cpumask));
 331         BUG_ON(cpu_isset(smp_processor_id(), cpumask));
 332         BUG_ON(!mm);
 333
 334 #ifdef CONFIG_HOTPLUG_CPU
 335         /* If a CPU which we ran on has gone down, OK. */
 336         cpus_and(cpumask, cpumask, cpu_online_map);
 337         if (unlikely(cpus_empty(cpumask)))
 338                 return;
 339 #endif
 340
 341         /*
 342          * i'm not happy about this global shared spinlock in the
 343          * MM hot path, but we'll see how contended it is.
 344          * AK: x86-64 has a faster method that could be ported.
 345          */
 346         spin_lock(&tlbstate_lock);
 347
 348         flush_mm = mm;
 349         flush_va = va;
 350         cpus_or(flush_cpumask, cpumask, flush_cpumask);
 351         /*
 352          * We have to send the IPI only to
 353          * CPUs affected.
 354          */
 355         send_IPI_mask(cpumask, INVALIDATE_TLB_VECTOR);
 356
 357         while (!cpus_empty(flush_cpumask))
 358                 /* nothing. lockup detection does not belong here */
 359                 cpu_relax();
 360
 361         flush_mm = NULL;
 362         flush_va = 0;
 363         spin_unlock(&tlbstate_lock);
 364 }
 365
 366 void flush_tlb_current_task(void)
 367 {
 368         struct mm_struct *mm = current->mm;
 369         cpumask_t cpu_mask;
 370
 371         preempt_disable();
 372         cpu_mask = mm->cpu_vm_mask;
 373         cpu_clear(smp_processor_id(), cpu_mask);
 374
 375         local_flush_tlb();
 376         if (!cpus_empty(cpu_mask))
 377                 flush_tlb_others(cpu_mask, mm, TLB_FLUSH_ALL);
 378         preempt_enable();
 379 }
 380
 381 void flush_tlb_mm (struct mm_struct * mm)
 382 {
 383         cpumask_t cpu_mask;
 384
 385         preempt_disable();
 386         cpu_mask = mm->cpu_vm_mask;
 387         cpu_clear(smp_processor_id(), cpu_mask);
 388
 389         if (current->active_mm == mm) {
 390                 if (current->mm)
 391                         local_flush_tlb();
 392                 else
 393                         leave_mm(smp_processor_id());
 394         }
 395         if (!cpus_empty(cpu_mask))
 396                 flush_tlb_others(cpu_mask, mm, TLB_FLUSH_ALL);
 397
 398         preempt_enable();
 399 }
 400
 401 void flush_tlb_page(struct vm_area_struct * vma, unsigned long va)
 402 {
 403         struct mm_struct *mm = vma->vm_mm;
 404         cpumask_t cpu_mask;
 405
 406         preempt_disable();
 407         cpu_mask = mm->cpu_vm_mask;
 408         cpu_clear(smp_processor_id(), cpu_mask);
 409
 410         if (current->active_mm == mm) {
 411                 if(current->mm)
 412                         __flush_tlb_one(va);
 413                 else
 414                         leave_mm(smp_processor_id());
 415         }
 416
 417         if (!cpus_empty(cpu_mask))
 418                 flush_tlb_others(cpu_mask, mm, va);
 419
 420         preempt_enable();
 421 }
 422 EXPORT_SYMBOL(flush_tlb_page);
 423
 424 static void do_flush_tlb_all(void* info)
 425 {
 426         unsigned long cpu = smp_processor_id();
 427
 428         __flush_tlb_all();
 429         if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_LAZY)
 430                 leave_mm(cpu);
 431 }
 432
 433 void flush_tlb_all(void)
 434 {
 435         on_each_cpu(do_flush_tlb_all, NULL, 1, 1);
 436 }
 437
 438 #endif /* XEN */
 439
 440 /*
 441  * this function sends a 'reschedule' IPI to another CPU.
 442  * it goes straight through and wastes no time serializing
 443  * anything. Worst case is that we lose a reschedule ...
 444  */
 445 void xen_smp_send_reschedule(int cpu)
 446 {
 447         WARN_ON(cpu_is_offline(cpu));
 448         send_IPI_mask(cpumask_of_cpu(cpu), RESCHEDULE_VECTOR);
 449 }
 450
 451 /*
 452  * Structure and data for smp_call_function(). This is designed to minimise
 453  * static memory requirements. It also looks cleaner.
 454  */
 455 static DEFINE_SPINLOCK(call_lock);
 456
 457 struct call_data_struct {
 458         void (*func) (void *info);
 459         void *info;
 460         atomic_t started;
 461         atomic_t finished;
 462         int wait;
 463 };
 464
 465 void lock_ipi_call_lock(void)
 466 {
 467         spin_lock_irq(&call_lock);
 468 }
 469
 470 void unlock_ipi_call_lock(void)
 471 {
 472         spin_unlock_irq(&call_lock);
 473 }
 474
 475 static struct call_data_struct *call_data;
 476
 477 static void __smp_call_function(void (*func) (void *info), void *info,
 478                                 int nonatomic, int wait)
 479 {
 480         struct call_data_struct data;
 481         int cpus = num_online_cpus() - 1;
 482
 483         if (!cpus)
 484                 return;
 485
 486         data.func = func;
 487         data.info = info;
 488         atomic_set(&data.started, 0);
 489         data.wait = wait;
 490         if (wait)
 491                 atomic_set(&data.finished, 0);
 492
 493         call_data = &data;
 494         mb();
 495
 496         /* Send a message to all other CPUs and wait for them to respond */
 497         send_IPI_allbutself(CALL_FUNCTION_VECTOR);
 498
 499         /* Wait for response */
 500         while (atomic_read(&data.started) != cpus)
 501                 cpu_relax();
 502
 503         if (wait)
 504                 while (atomic_read(&data.finished) != cpus)
 505                         cpu_relax();
 506 }
 507
 508
 509 /**
 510  * smp_call_function_mask(): Run a function on a set of other CPUs.
 511  * @mask: The set of cpus to run on.  Must not include the current cpu.
 512  * @func: The function to run. This must be fast and non-blocking.
 513  * @info: An arbitrary pointer to pass to the function.
 514  * @wait: If true, wait (atomically) until function has completed on other CPUs.
 515  *
 516   * Returns 0 on success, else a negative status code.
 517  *
 518  * If @wait is true, then returns once @func has returned; otherwise
 519  * it returns just before the target cpu calls @func.
 520  *
 521  * You must not call this function with disabled interrupts or from a
 522  * hardware interrupt handler or from a bottom half handler.
 523  */
 524 int
 525 xen_smp_call_function_mask(cpumask_t mask,
 526                               void (*func)(void *), void *info,
 527                               int wait)
 528 {
 529         struct call_data_struct data;
 530         cpumask_t allbutself;
 531         int cpus;
 532
 533         /* Can deadlock when called with interrupts disabled */
 534         WARN_ON(irqs_disabled());
 535
 536         /* Holding any lock stops cpus from going down. */
 537         spin_lock(&call_lock);
 538
 539         allbutself = cpu_online_map;
 540         cpu_clear(smp_processor_id(), allbutself);
 541
 542         cpus_and(mask, mask, allbutself);
 543         cpus = cpus_weight(mask);
 544
 545         if (!cpus) {
 546                 spin_unlock(&call_lock);
 547                 return 0;
 548         }
 549
 550         data.func = func;
 551         data.info = info;
 552         atomic_set(&data.started, 0);
 553         data.wait = wait;
 554         if (wait)
 555                 atomic_set(&data.finished, 0);
 556
 557         call_data = &data;
 558         mb();
 559
 560         /* Send a message to other CPUs */
 561         if (cpus_equal(mask, allbutself))
 562                 send_IPI_allbutself(CALL_FUNCTION_VECTOR);
 563         else
 564                 send_IPI_mask(mask, CALL_FUNCTION_VECTOR);
 565
 566         /* Wait for response */
 567         while (atomic_read(&data.started) != cpus)
 568                 cpu_relax();
 569
 570         if (wait)
 571                 while (atomic_read(&data.finished) != cpus)
 572                         cpu_relax();
 573         spin_unlock(&call_lock);
 574
 575         return 0;
 576 }
 577
 578 static void stop_this_cpu (void * dummy)
 579 {
 580         local_irq_disable();
 581         /*
 582          * Remove this CPU:
 583          */
 584         cpu_clear(smp_processor_id(), cpu_online_map);
 585         disable_all_local_evtchn();
 586         if (cpu_data(smp_processor_id()).hlt_works_ok)
 587                 for(;;) halt();
 588         for (;;);
 589 }
 590
 591 /*
 592  * this function calls the 'stop' function on all other CPUs in the system.
 593  */
 594
 595 void xen_smp_send_stop(void)
 596 {
 597         /* Don't deadlock on the call lock in panic */
 598         int nolock = !spin_trylock(&call_lock);
 599         unsigned long flags;
 600
 601         local_irq_save(flags);
 602         __smp_call_function(stop_this_cpu, NULL, 0, 0);
 603         if (!nolock)
 604                 spin_unlock(&call_lock);
 605         disable_all_local_evtchn();
 606         local_irq_restore(flags);
 607 }
 608
 609 /*
 610  * Reschedule call back. Nothing to do,
 611  * all the work is done automatically when
 612  * we return from the interrupt.
 613  */
 614 irqreturn_t smp_reschedule_interrupt(int irq, void *dev_id)
 615 {
 616         __get_cpu_var(irq_stat).irq_resched_count++;
 617
 618         return IRQ_HANDLED;
 619 }
 620
 621 #include <linux/kallsyms.h>
 622 irqreturn_t smp_call_function_interrupt(int irq, void *dev_id)
 623 {
 624         void (*func) (void *info) = call_data->func;
 625         void *info = call_data->info;
 626         int wait = call_data->wait;
 627
 628         /*
 629          * Notify initiating CPU that I've grabbed the data and am
 630          * about to execute the function
 631          */
 632         mb();
 633         atomic_inc(&call_data->started);
 634         /*
 635          * At this point the info structure may be out of scope unless wait==1
 636          */
 637         irq_enter();
 638         (*func)(info);
 639         __get_cpu_var(irq_stat).irq_call_count++;
 640         irq_exit();
 641
 642         if (wait) {
 643                 mb();
 644                 atomic_inc(&call_data->finished);
 645         }
 646
 647         return IRQ_HANDLED;
 648 }