drivers/media/video/s5p-fimc/fimc-core.h

   1 /*
   2  * Copyright (c) 2010 Samsung Electronics
   3  *
   4  * Sylwester Nawrocki, <s.nawrocki@samsung.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License version 2 as
   8  * published by the Free Software Foundation.
   9  */
  10
  11 #ifndef FIMC_CORE_H_
  12 #define FIMC_CORE_H_
  13
  14 /*#define DEBUG*/
  15
  16 #include <linux/sched.h>
  17 #include <linux/spinlock.h>
  18 #include <linux/types.h>
  19 #include <linux/videodev2.h>
  20 #include <linux/io.h>
  21 #include <media/videobuf2-core.h>
  22 #include <media/v4l2-device.h>
  23 #include <media/v4l2-mem2mem.h>
  24 #include <media/v4l2-mediabus.h>
  25 #include <media/s5p_fimc.h>
  26
  27 #include "regs-fimc.h"
  28
  29 #define err(fmt, args...) \
  30         printk(KERN_ERR "%s:%d: " fmt "\n", __func__, __LINE__, ##args)
  31
  32 #define dbg(fmt, args...) \
  33         pr_debug("%s:%d: " fmt "\n", __func__, __LINE__, ##args)
  34
  35 /* Time to wait for next frame VSYNC interrupt while stopping operation. */
  36 #define FIMC_SHUTDOWN_TIMEOUT   ((100*HZ)/1000)
  37 #define MAX_FIMC_CLOCKS         3
  38 #define MODULE_NAME             "s5p-fimc"
  39 #define FIMC_MAX_DEVS           4
  40 #define FIMC_MAX_OUT_BUFS       4
  41 #define SCALER_MAX_HRATIO       64
  42 #define SCALER_MAX_VRATIO       64
  43 #define DMA_MIN_SIZE            8
  44
  45 /* indices to the clocks array */
  46 enum {
  47         CLK_BUS,
  48         CLK_GATE,
  49         CLK_CAM,
  50 };
  51
  52 enum fimc_dev_flags {
  53         /* for m2m node */
  54         ST_IDLE,
  55         ST_OUTDMA_RUN,
  56         ST_M2M_PEND,
  57         /* for capture node */
  58         ST_CAPT_PEND,
  59         ST_CAPT_RUN,
  60         ST_CAPT_STREAM,
  61         ST_CAPT_SHUT,
  62 };
  63
  64 #define fimc_m2m_active(dev) test_bit(ST_OUTDMA_RUN, &(dev)->state)
  65 #define fimc_m2m_pending(dev) test_bit(ST_M2M_PEND, &(dev)->state)
  66
  67 #define fimc_capture_running(dev) test_bit(ST_CAPT_RUN, &(dev)->state)
  68 #define fimc_capture_pending(dev) test_bit(ST_CAPT_PEND, &(dev)->state)
  69
  70 enum fimc_datapath {
  71         FIMC_CAMERA,
  72         FIMC_DMA,
  73         FIMC_LCDFIFO,
  74         FIMC_WRITEBACK
  75 };
  76
  77 enum fimc_color_fmt {
  78         S5P_FIMC_RGB565 = 0x10,
  79         S5P_FIMC_RGB666,
  80         S5P_FIMC_RGB888,
  81         S5P_FIMC_RGB30_LOCAL,
  82         S5P_FIMC_YCBCR420 = 0x20,
  83         S5P_FIMC_YCBYCR422,
  84         S5P_FIMC_YCRYCB422,
  85         S5P_FIMC_CBYCRY422,
  86         S5P_FIMC_CRYCBY422,
  87         S5P_FIMC_YCBCR444_LOCAL,
  88 };
  89
  90 #define fimc_fmt_is_rgb(x) ((x) & 0x10)
  91
  92 /* Cb/Cr chrominance components order for 2 plane Y/CbCr 4:2:2 formats. */
  93 #define S5P_FIMC_LSB_CRCB       S5P_CIOCTRL_ORDER422_2P_LSB_CRCB
  94
  95 /* The embedded image effect selection */
  96 #define S5P_FIMC_EFFECT_ORIGINAL        S5P_CIIMGEFF_FIN_BYPASS
  97 #define S5P_FIMC_EFFECT_ARBITRARY       S5P_CIIMGEFF_FIN_ARBITRARY
  98 #define S5P_FIMC_EFFECT_NEGATIVE        S5P_CIIMGEFF_FIN_NEGATIVE
  99 #define S5P_FIMC_EFFECT_ARTFREEZE       S5P_CIIMGEFF_FIN_ARTFREEZE
 100 #define S5P_FIMC_EFFECT_EMBOSSING       S5P_CIIMGEFF_FIN_EMBOSSING
 101 #define S5P_FIMC_EFFECT_SIKHOUETTE      S5P_CIIMGEFF_FIN_SILHOUETTE
 102
 103 /* The hardware context state. */
 104 #define FIMC_PARAMS             (1 << 0)
 105 #define FIMC_SRC_ADDR           (1 << 1)
 106 #define FIMC_DST_ADDR           (1 << 2)
 107 #define FIMC_SRC_FMT            (1 << 3)
 108 #define FIMC_DST_FMT            (1 << 4)
 109 #define FIMC_CTX_M2M            (1 << 5)
 110 #define FIMC_CTX_CAP            (1 << 6)
 111 #define FIMC_CTX_SHUT           (1 << 7)
 112
 113 /* Image conversion flags */
 114 #define FIMC_IN_DMA_ACCESS_TILED        (1 << 0)
 115 #define FIMC_IN_DMA_ACCESS_LINEAR       (0 << 0)
 116 #define FIMC_OUT_DMA_ACCESS_TILED       (1 << 1)
 117 #define FIMC_OUT_DMA_ACCESS_LINEAR      (0 << 1)
 118 #define FIMC_SCAN_MODE_PROGRESSIVE      (0 << 2)
 119 #define FIMC_SCAN_MODE_INTERLACED       (1 << 2)
 120 /*
 121  * YCbCr data dynamic range for RGB-YUV color conversion.
 122  * Y/Cb/Cr: (0 ~ 255) */
 123 #define FIMC_COLOR_RANGE_WIDE           (0 << 3)
 124 /* Y (16 ~ 235), Cb/Cr (16 ~ 240) */
 125 #define FIMC_COLOR_RANGE_NARROW         (1 << 3)
 126
 127 #define FLIP_NONE                       0
 128 #define FLIP_X_AXIS                     1
 129 #define FLIP_Y_AXIS                     2
 130 #define FLIP_XY_AXIS                    (FLIP_X_AXIS | FLIP_Y_AXIS)
 131
 132 /**
 133  * struct fimc_fmt - the driver's internal color format data
 134  * @mbus_code: Media Bus pixel code, -1 if not applicable
 135  * @name: format description
 136  * @fourcc: the fourcc code for this format, 0 if not applicable
 137  * @color: the corresponding fimc_color_fmt
 138  * @memplanes: number of physically non-contiguous data planes
 139  * @colplanes: number of physically contiguous data planes
 140  * @depth: per plane driver's private 'number of bits per pixel'
 141  * @flags: flags indicating which operation mode format applies to
 142  */
 143 struct fimc_fmt {
 144         enum v4l2_mbus_pixelcode mbus_code;
 145         char    *name;
 146         u32     fourcc;
 147         u32     color;
 148         u16     memplanes;
 149         u16     colplanes;
 150         u8      depth[VIDEO_MAX_PLANES];
 151         u16     flags;
 152 #define FMT_FLAGS_CAM   (1 << 0)
 153 #define FMT_FLAGS_M2M   (1 << 1)
 154 };
 155
 156 /**
 157  * struct fimc_dma_offset - pixel offset information for DMA
 158  * @y_h:        y value horizontal offset
 159  * @y_v:        y value vertical offset
 160  * @cb_h:       cb value horizontal offset
 161  * @cb_v:       cb value vertical offset
 162  * @cr_h:       cr value horizontal offset
 163  * @cr_v:       cr value vertical offset
 164  */
 165 struct fimc_dma_offset {
 166         int     y_h;
 167         int     y_v;
 168         int     cb_h;
 169         int     cb_v;
 170         int     cr_h;
 171         int     cr_v;
 172 };
 173
 174 /**
 175  * struct fimc_effect - color effect information
 176  * @type:       effect type
 177  * @pat_cb:     cr value when type is "arbitrary"
 178  * @pat_cr:     cr value when type is "arbitrary"
 179  */
 180 struct fimc_effect {
 181         u32     type;
 182         u8      pat_cb;
 183         u8      pat_cr;
 184 };
 185
 186 /**
 187  * struct fimc_scaler - the configuration data for FIMC inetrnal scaler
 188  * @scaleup_h:          flag indicating scaling up horizontally
 189  * @scaleup_v:          flag indicating scaling up vertically
 190  * @copy_mode:          flag indicating transparent DMA transfer (no scaling
 191  *                      and color format conversion)
 192  * @enabled:            flag indicating if the scaler is used
 193  * @hfactor:            horizontal shift factor
 194  * @vfactor:            vertical shift factor
 195  * @pre_hratio:         horizontal ratio of the prescaler
 196  * @pre_vratio:         vertical ratio of the prescaler
 197  * @pre_dst_width:      the prescaler's destination width
 198  * @pre_dst_height:     the prescaler's destination height
 199  * @main_hratio:        the main scaler's horizontal ratio
 200  * @main_vratio:        the main scaler's vertical ratio
 201  * @real_width:         source pixel (width - offset)
 202  * @real_height:        source pixel (height - offset)
 203  */
 204 struct fimc_scaler {
 205         unsigned int scaleup_h:1;
 206         unsigned int scaleup_v:1;
 207         unsigned int copy_mode:1;
 208         unsigned int enabled:1;
 209         u32     hfactor;
 210         u32     vfactor;
 211         u32     pre_hratio;
 212         u32     pre_vratio;
 213         u32     pre_dst_width;
 214         u32     pre_dst_height;
 215         u32     main_hratio;
 216         u32     main_vratio;
 217         u32     real_width;
 218         u32     real_height;
 219 };
 220
 221 /**
 222  * struct fimc_addr - the FIMC physical address set for DMA
 223  * @y:   luminance plane physical address
 224  * @cb:  Cb plane physical address
 225  * @cr:  Cr plane physical address
 226  */
 227 struct fimc_addr {
 228         u32     y;
 229         u32     cb;
 230         u32     cr;
 231 };
 232
 233 /**
 234  * struct fimc_vid_buffer - the driver's video buffer
 235  * @vb:    v4l videobuf buffer
 236  * @list:  linked list structure for buffer queue
 237  * @paddr: precalculated physical address set
 238  * @index: buffer index for the output DMA engine
 239  */
 240 struct fimc_vid_buffer {
 241         struct vb2_buffer       vb;
 242         struct list_head        list;
 243         struct fimc_addr        paddr;
 244         int                     index;
 245 };
 246
 247 /**
 248  * struct fimc_frame - source/target frame properties
 249  * @f_width:    image full width (virtual screen size)
 250  * @f_height:   image full height (virtual screen size)
 251  * @o_width:    original image width as set by S_FMT
 252  * @o_height:   original image height as set by S_FMT
 253  * @offs_h:     image horizontal pixel offset
 254  * @offs_v:     image vertical pixel offset
 255  * @width:      image pixel width
 256  * @height:     image pixel weight
 257  * @payload:    image size in bytes (w x h x bpp)
 258  * @paddr:      image frame buffer physical addresses
 259  * @dma_offset: DMA offset in bytes
 260  * @fmt:        fimc color format pointer
 261  */
 262 struct fimc_frame {
 263         u32     f_width;
 264         u32     f_height;
 265         u32     o_width;
 266         u32     o_height;
 267         u32     offs_h;
 268         u32     offs_v;
 269         u32     width;
 270         u32     height;
 271         unsigned long           payload[VIDEO_MAX_PLANES];
 272         struct fimc_addr        paddr;
 273         struct fimc_dma_offset  dma_offset;
 274         struct fimc_fmt         *fmt;
 275 };
 276
 277 /**
 278  * struct fimc_m2m_device - v4l2 memory-to-memory device data
 279  * @vfd: the video device node for v4l2 m2m mode
 280  * @v4l2_dev: v4l2 device for m2m mode
 281  * @m2m_dev: v4l2 memory-to-memory device data
 282  * @ctx: hardware context data
 283  * @refcnt: the reference counter
 284  */
 285 struct fimc_m2m_device {
 286         struct video_device     *vfd;
 287         struct v4l2_device      v4l2_dev;
 288         struct v4l2_m2m_dev     *m2m_dev;
 289         struct fimc_ctx         *ctx;
 290         int                     refcnt;
 291 };
 292
 293 /**
 294  * struct fimc_vid_cap - camera capture device information
 295  * @ctx: hardware context data
 296  * @vfd: video device node for camera capture mode
 297  * @v4l2_dev: v4l2_device struct to manage subdevs
 298  * @sd: pointer to camera sensor subdevice currently in use
 299  * @fmt: Media Bus format configured at selected image sensor
 300  * @pending_buf_q: the pending buffer queue head
 301  * @active_buf_q: the queue head of buffers scheduled in hardware
 302  * @vbq: the capture am video buffer queue
 303  * @active_buf_cnt: number of video buffers scheduled in hardware
 304  * @buf_index: index for managing the output DMA buffers
 305  * @frame_count: the frame counter for statistics
 306  * @reqbufs_count: the number of buffers requested in REQBUFS ioctl
 307  * @input_index: input (camera sensor) index
 308  * @refcnt: driver's private reference counter
 309  */
 310 struct fimc_vid_cap {
 311         struct fimc_ctx                 *ctx;
 312         struct vb2_alloc_ctx            *alloc_ctx;
 313         struct video_device             *vfd;
 314         struct v4l2_device              v4l2_dev;
 315         struct v4l2_subdev              *sd;;
 316         struct v4l2_mbus_framefmt       fmt;
 317         struct list_head                pending_buf_q;
 318         struct list_head                active_buf_q;
 319         struct vb2_queue                vbq;
 320         int                             active_buf_cnt;
 321         int                             buf_index;
 322         unsigned int                    frame_count;
 323         unsigned int                    reqbufs_count;
 324         int                             input_index;
 325         int                             refcnt;
 326 };
 327
 328 /**
 329  *  struct fimc_pix_limit - image pixel size limits in various IP configurations
 330  *
 331  *  @scaler_en_w: max input pixel width when the scaler is enabled
 332  *  @scaler_dis_w: max input pixel width when the scaler is disabled
 333  *  @in_rot_en_h: max input width with the input rotator is on
 334  *  @in_rot_dis_w: max input width with the input rotator is off
 335  *  @out_rot_en_w: max output width with the output rotator on
 336  *  @out_rot_dis_w: max output width with the output rotator off
 337  */
 338 struct fimc_pix_limit {
 339         u16 scaler_en_w;
 340         u16 scaler_dis_w;
 341         u16 in_rot_en_h;
 342         u16 in_rot_dis_w;
 343         u16 out_rot_en_w;
 344         u16 out_rot_dis_w;
 345 };
 346
 347 /**
 348  * struct samsung_fimc_variant - camera interface variant information
 349  *
 350  * @pix_hoff: indicate whether horizontal offset is in pixels or in bytes
 351  * @has_inp_rot: set if has input rotator
 352  * @has_out_rot: set if has output rotator
 353  * @has_cistatus2: 1 if CISTATUS2 register is present in this IP revision
 354  * @has_mainscaler_ext: 1 if extended mainscaler ratios in CIEXTEN register
 355  *                       are present in this IP revision
 356  * @pix_limit: pixel size constraints for the scaler
 357  * @min_inp_pixsize: minimum input pixel size
 358  * @min_out_pixsize: minimum output pixel size
 359  * @hor_offs_align: horizontal pixel offset aligment
 360  * @out_buf_count: the number of buffers in output DMA sequence
 361  */
 362 struct samsung_fimc_variant {
 363         unsigned int    pix_hoff:1;
 364         unsigned int    has_inp_rot:1;
 365         unsigned int    has_out_rot:1;
 366         unsigned int    has_cistatus2:1;
 367         unsigned int    has_mainscaler_ext:1;
 368         struct fimc_pix_limit *pix_limit;
 369         u16             min_inp_pixsize;
 370         u16             min_out_pixsize;
 371         u16             hor_offs_align;
 372         u16             out_buf_count;
 373 };
 374
 375 /**
 376  * struct samsung_fimc_driverdata - per device type driver data for init time.
 377  *
 378  * @variant: the variant information for this driver.
 379  * @dev_cnt: number of fimc sub-devices available in SoC
 380  * @lclk_frequency: fimc bus clock frequency
 381  */
 382 struct samsung_fimc_driverdata {
 383         struct samsung_fimc_variant *variant[FIMC_MAX_DEVS];
 384         unsigned long   lclk_frequency;
 385         int             num_entities;
 386 };
 387
 388 struct fimc_ctx;
 389
 390 /**
 391  * struct fimc_dev - abstraction for FIMC entity
 392  * @slock:      the spinlock protecting this data structure
 393  * @lock:       the mutex protecting this data structure
 394  * @pdev:       pointer to the FIMC platform device
 395  * @pdata:      pointer to the device platform data
 396  * @variant:    the IP variant information
 397  * @id:         FIMC device index (0..FIMC_MAX_DEVS)
 398  * @num_clocks: the number of clocks managed by this device instance
 399  * @clock:      clocks required for FIMC operation
 400  * @regs:       the mapped hardware registers
 401  * @regs_res:   the resource claimed for IO registers
 402  * @irq:        FIMC interrupt number
 403  * @irq_queue:  interrupt handler waitqueue
 404  * @m2m:        memory-to-memory V4L2 device information
 405  * @vid_cap:    camera capture device information
 406  * @state:      flags used to synchronize m2m and capture mode operation
 407  * @alloc_ctx:  videobuf2 memory allocator context
 408  */
 409 struct fimc_dev {
 410         spinlock_t                      slock;
 411         struct mutex                    lock;
 412         struct platform_device          *pdev;
 413         struct s5p_platform_fimc        *pdata;
 414         struct samsung_fimc_variant     *variant;
 415         u16                             id;
 416         u16                             num_clocks;
 417         struct clk                      *clock[MAX_FIMC_CLOCKS];
 418         void __iomem                    *regs;
 419         struct resource                 *regs_res;
 420         int                             irq;
 421         wait_queue_head_t               irq_queue;
 422         struct fimc_m2m_device          m2m;
 423         struct fimc_vid_cap             vid_cap;
 424         unsigned long                   state;
 425         struct vb2_alloc_ctx            *alloc_ctx;
 426 };
 427
 428 /**
 429  * fimc_ctx - the device context data
 430  * @slock:              spinlock protecting this data structure
 431  * @s_frame:            source frame properties
 432  * @d_frame:            destination frame properties
 433  * @out_order_1p:       output 1-plane YCBCR order
 434  * @out_order_2p:       output 2-plane YCBCR order
 435  * @in_order_1p         input 1-plane YCBCR order
 436  * @in_order_2p:        input 2-plane YCBCR order
 437  * @in_path:            input mode (DMA or camera)
 438  * @out_path:           output mode (DMA or FIFO)
 439  * @scaler:             image scaler properties
 440  * @effect:             image effect
 441  * @rotation:           image clockwise rotation in degrees
 442  * @flip:               image flip mode
 443  * @flags:              additional flags for image conversion
 444  * @state:              flags to keep track of user configuration
 445  * @fimc_dev:           the FIMC device this context applies to
 446  * @m2m_ctx:            memory-to-memory device context
 447  */
 448 struct fimc_ctx {
 449         spinlock_t              slock;
 450         struct fimc_frame       s_frame;
 451         struct fimc_frame       d_frame;
 452         u32                     out_order_1p;
 453         u32                     out_order_2p;
 454         u32                     in_order_1p;
 455         u32                     in_order_2p;
 456         enum fimc_datapath      in_path;
 457         enum fimc_datapath      out_path;
 458         struct fimc_scaler      scaler;
 459         struct fimc_effect      effect;
 460         int                     rotation;
 461         u32                     flip;
 462         u32                     flags;
 463         u32                     state;
 464         struct fimc_dev         *fimc_dev;
 465         struct v4l2_m2m_ctx     *m2m_ctx;
 466 };
 467
 468 static inline bool fimc_capture_active(struct fimc_dev *fimc)
 469 {
 470         unsigned long flags;
 471         bool ret;
 472
 473         spin_lock_irqsave(&fimc->slock, flags);
 474         ret = !!(fimc->state & (1 << ST_CAPT_RUN) ||
 475                  fimc->state & (1 << ST_CAPT_PEND));
 476         spin_unlock_irqrestore(&fimc->slock, flags);
 477         return ret;
 478 }
 479
 480 static inline void fimc_ctx_state_lock_set(u32 state, struct fimc_ctx *ctx)
 481 {
 482         unsigned long flags;
 483
 484         spin_lock_irqsave(&ctx->slock, flags);
 485         ctx->state |= state;
 486         spin_unlock_irqrestore(&ctx->slock, flags);
 487 }
 488
 489 static inline bool fimc_ctx_state_is_set(u32 mask, struct fimc_ctx *ctx)
 490 {
 491         unsigned long flags;
 492         bool ret;
 493
 494         spin_lock_irqsave(&ctx->slock, flags);
 495         ret = (ctx->state & mask) == mask;
 496         spin_unlock_irqrestore(&ctx->slock, flags);
 497         return ret;
 498 }
 499
 500 static inline int tiled_fmt(struct fimc_fmt *fmt)
 501 {
 502         return fmt->fourcc == V4L2_PIX_FMT_NV12MT;
 503 }
 504
 505 static inline void fimc_hw_clear_irq(struct fimc_dev *dev)
 506 {
 507         u32 cfg = readl(dev->regs + S5P_CIGCTRL);
 508         cfg |= S5P_CIGCTRL_IRQ_CLR;
 509         writel(cfg, dev->regs + S5P_CIGCTRL);
 510 }
 511
 512 static inline void fimc_hw_enable_scaler(struct fimc_dev *dev, bool on)
 513 {
 514         u32 cfg = readl(dev->regs + S5P_CISCCTRL);
 515         if (on)
 516                 cfg |= S5P_CISCCTRL_SCALERSTART;
 517         else
 518                 cfg &= ~S5P_CISCCTRL_SCALERSTART;
 519         writel(cfg, dev->regs + S5P_CISCCTRL);
 520 }
 521
 522 static inline void fimc_hw_activate_input_dma(struct fimc_dev *dev, bool on)
 523 {
 524         u32 cfg = readl(dev->regs + S5P_MSCTRL);
 525         if (on)
 526                 cfg |= S5P_MSCTRL_ENVID;
 527         else
 528                 cfg &= ~S5P_MSCTRL_ENVID;
 529         writel(cfg, dev->regs + S5P_MSCTRL);
 530 }
 531
 532 static inline void fimc_hw_dis_capture(struct fimc_dev *dev)
 533 {
 534         u32 cfg = readl(dev->regs + S5P_CIIMGCPT);
 535         cfg &= ~(S5P_CIIMGCPT_IMGCPTEN | S5P_CIIMGCPT_IMGCPTEN_SC);
 536         writel(cfg, dev->regs + S5P_CIIMGCPT);
 537 }
 538
 539 /**
 540  * fimc_hw_set_dma_seq - configure output DMA buffer sequence
 541  * @mask: each bit corresponds to one of 32 output buffer registers set
 542  *        1 to include buffer in the sequence, 0 to disable
 543  *
 544  * This function mask output DMA ring buffers, i.e. it allows to configure
 545  * which of the output buffer address registers will be used by the DMA
 546  * engine.
 547  */
 548 static inline void fimc_hw_set_dma_seq(struct fimc_dev *dev, u32 mask)
 549 {
 550         writel(mask, dev->regs + S5P_CIFCNTSEQ);
 551 }
 552
 553 static inline struct fimc_frame *ctx_get_frame(struct fimc_ctx *ctx,
 554                                                enum v4l2_buf_type type)
 555 {
 556         struct fimc_frame *frame;
 557
 558         if (V4L2_BUF_TYPE_VIDEO_OUTPUT_MPLANE == type) {
 559                 if (fimc_ctx_state_is_set(FIMC_CTX_M2M, ctx))
 560                         frame = &ctx->s_frame;
 561                 else
 562                         return ERR_PTR(-EINVAL);
 563         } else if (V4L2_BUF_TYPE_VIDEO_CAPTURE_MPLANE == type) {
 564                 frame = &ctx->d_frame;
 565         } else {
 566                 v4l2_err(&ctx->fimc_dev->m2m.v4l2_dev,
 567                         "Wrong buffer/video queue type (%d)\n", type);
 568                 return ERR_PTR(-EINVAL);
 569         }
 570
 571         return frame;
 572 }
 573
 574 /* Return an index to the buffer actually being written. */
 575 static inline u32 fimc_hw_get_frame_index(struct fimc_dev *dev)
 576 {
 577         u32 reg;
 578
 579         if (dev->variant->has_cistatus2) {
 580                 reg = readl(dev->regs + S5P_CISTATUS2) & 0x3F;
 581                 return reg > 0 ? --reg : reg;
 582         } else {
 583                 reg = readl(dev->regs + S5P_CISTATUS);
 584                 return (reg & S5P_CISTATUS_FRAMECNT_MASK) >>
 585                         S5P_CISTATUS_FRAMECNT_SHIFT;
 586         }
 587 }
 588
 589 /* -----------------------------------------------------*/
 590 /* fimc-reg.c                                           */
 591 void fimc_hw_reset(struct fimc_dev *fimc);
 592 void fimc_hw_set_rotation(struct fimc_ctx *ctx);
 593 void fimc_hw_set_target_format(struct fimc_ctx *ctx);
 594 void fimc_hw_set_out_dma(struct fimc_ctx *ctx);
 595 void fimc_hw_en_lastirq(struct fimc_dev *fimc, int enable);
 596 void fimc_hw_en_irq(struct fimc_dev *fimc, int enable);
 597 void fimc_hw_set_prescaler(struct fimc_ctx *ctx);
 598 void fimc_hw_set_mainscaler(struct fimc_ctx *ctx);
 599 void fimc_hw_en_capture(struct fimc_ctx *ctx);
 600 void fimc_hw_set_effect(struct fimc_ctx *ctx);
 601 void fimc_hw_set_in_dma(struct fimc_ctx *ctx);
 602 void fimc_hw_set_input_path(struct fimc_ctx *ctx);
 603 void fimc_hw_set_output_path(struct fimc_ctx *ctx);
 604 void fimc_hw_set_input_addr(struct fimc_dev *fimc, struct fimc_addr *paddr);
 605 void fimc_hw_set_output_addr(struct fimc_dev *fimc, struct fimc_addr *paddr,
 606                              int index);
 607 int fimc_hw_set_camera_source(struct fimc_dev *fimc,
 608                               struct s5p_fimc_isp_info *cam);
 609 int fimc_hw_set_camera_offset(struct fimc_dev *fimc, struct fimc_frame *f);
 610 int fimc_hw_set_camera_polarity(struct fimc_dev *fimc,
 611                                 struct s5p_fimc_isp_info *cam);
 612 int fimc_hw_set_camera_type(struct fimc_dev *fimc,
 613                             struct s5p_fimc_isp_info *cam);
 614
 615 /* -----------------------------------------------------*/
 616 /* fimc-core.c */
 617 int fimc_vidioc_enum_fmt_mplane(struct file *file, void *priv,
 618                                 struct v4l2_fmtdesc *f);
 619 int fimc_vidioc_g_fmt_mplane(struct file *file, void *priv,
 620                              struct v4l2_format *f);
 621 int fimc_vidioc_try_fmt_mplane(struct file *file, void *priv,
 622                                struct v4l2_format *f);
 623 int fimc_vidioc_queryctrl(struct file *file, void *priv,
 624                           struct v4l2_queryctrl *qc);
 625 int fimc_vidioc_g_ctrl(struct file *file, void *priv,
 626                        struct v4l2_control *ctrl);
 627
 628 int fimc_try_crop(struct fimc_ctx *ctx, struct v4l2_crop *cr);
 629 int check_ctrl_val(struct fimc_ctx *ctx,  struct v4l2_control *ctrl);
 630 int fimc_s_ctrl(struct fimc_ctx *ctx, struct v4l2_control *ctrl);
 631
 632 struct fimc_fmt *find_format(struct v4l2_format *f, unsigned int mask);
 633 struct fimc_fmt *find_mbus_format(struct v4l2_mbus_framefmt *f,
 634                                   unsigned int mask);
 635
 636 int fimc_check_scaler_ratio(int sw, int sh, int dw, int dh, int rot);
 637 int fimc_set_scaler_info(struct fimc_ctx *ctx);
 638 int fimc_prepare_config(struct fimc_ctx *ctx, u32 flags);
 639 int fimc_prepare_addr(struct fimc_ctx *ctx, struct vb2_buffer *vb,
 640                       struct fimc_frame *frame, struct fimc_addr *paddr);
 641
 642 /* -----------------------------------------------------*/
 643 /* fimc-capture.c                                       */
 644 int fimc_register_capture_device(struct fimc_dev *fimc);
 645 void fimc_unregister_capture_device(struct fimc_dev *fimc);
 646 int fimc_sensor_sd_init(struct fimc_dev *fimc, int index);
 647 int fimc_vid_cap_buf_queue(struct fimc_dev *fimc,
 648                              struct fimc_vid_buffer *fimc_vb);
 649
 650 /* Locking: the caller holds fimc->slock */
 651 static inline void fimc_activate_capture(struct fimc_ctx *ctx)
 652 {
 653         fimc_hw_enable_scaler(ctx->fimc_dev, ctx->scaler.enabled);
 654         fimc_hw_en_capture(ctx);
 655 }
 656
 657 static inline void fimc_deactivate_capture(struct fimc_dev *fimc)
 658 {
 659         fimc_hw_en_lastirq(fimc, true);
 660         fimc_hw_dis_capture(fimc);
 661         fimc_hw_enable_scaler(fimc, false);
 662         fimc_hw_en_lastirq(fimc, false);
 663 }
 664
 665 /*
 666  * Add buf to the capture active buffers queue.
 667  * Locking: Need to be called with fimc_dev::slock held.
 668  */
 669 static inline void active_queue_add(struct fimc_vid_cap *vid_cap,
 670                                     struct fimc_vid_buffer *buf)
 671 {
 672         list_add_tail(&buf->list, &vid_cap->active_buf_q);
 673         vid_cap->active_buf_cnt++;
 674 }
 675
 676 /*
 677  * Pop a video buffer from the capture active buffers queue
 678  * Locking: Need to be called with fimc_dev::slock held.
 679  */
 680 static inline struct fimc_vid_buffer *
 681 active_queue_pop(struct fimc_vid_cap *vid_cap)
 682 {
 683         struct fimc_vid_buffer *buf;
 684         buf = list_entry(vid_cap->active_buf_q.next,
 685                          struct fimc_vid_buffer, list);
 686         list_del(&buf->list);
 687         vid_cap->active_buf_cnt--;
 688         return buf;
 689 }
 690
 691 /* Add video buffer to the capture pending buffers queue */
 692 static inline void fimc_pending_queue_add(struct fimc_vid_cap *vid_cap,
 693                                           struct fimc_vid_buffer *buf)
 694 {
 695         list_add_tail(&buf->list, &vid_cap->pending_buf_q);
 696 }
 697
 698 /* Add video buffer to the capture pending buffers queue */
 699 static inline struct fimc_vid_buffer *
 700 pending_queue_pop(struct fimc_vid_cap *vid_cap)
 701 {
 702         struct fimc_vid_buffer *buf;
 703         buf = list_entry(vid_cap->pending_buf_q.next,
 704                         struct fimc_vid_buffer, list);
 705         list_del(&buf->list);
 706         return buf;
 707 }
 708
 709 #endif /* FIMC_CORE_H_ */