drivers/video/mb862xx/mb862xxfb.c

   1 /*
   2  * drivers/mb862xx/mb862xxfb.c
   3  *
   4  * Fujitsu Carmine/Coral-P(A)/Lime framebuffer driver
   5  *
   6  * (C) 2008 Anatolij Gustschin <agust@denx.de>
   7  * DENX Software Engineering
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  *
  13  */
  14
  15 #undef DEBUG
  16
  17 #include <linux/fb.h>
  18 #include <linux/delay.h>
  19 #include <linux/init.h>
  20 #include <linux/interrupt.h>
  21 #include <linux/pci.h>
  22 #if defined(CONFIG_OF)
  23 #include <linux/of_platform.h>
  24 #endif
  25 #include "mb862xxfb.h"
  26 #include "mb862xx_reg.h"
  27
  28 #define NR_PALETTE              256
  29 #define MB862XX_MEM_SIZE        0x1000000
  30 #define CORALP_MEM_SIZE         0x4000000
  31 #define CARMINE_MEM_SIZE        0x8000000
  32 #define DRV_NAME                "mb862xxfb"
  33
  34 #if defined(CONFIG_LWMON5)
  35 static struct mb862xx_gc_mode lwmon5_gc_mode = {
  36         /* Mode for Sharp LQ104V1DG61 TFT LCD Panel */
  37         { "640x480", 60, 640, 480, 40000, 48, 16, 32, 11, 96, 2, 0, 0, 0 },
  38         /* 16 bits/pixel, 32MB, 100MHz, SDRAM memory mode value */
  39         16, 0x2000000, GC_CCF_COT_100, 0x414fb7f2
  40 };
  41 #endif
  42
  43 #if defined(CONFIG_SOCRATES)
  44 static struct mb862xx_gc_mode socrates_gc_mode = {
  45         /* Mode for Prime View PM070WL4 TFT LCD Panel */
  46         { "800x480", 45, 800, 480, 40000, 86, 42, 33, 10, 128, 2, 0, 0, 0 },
  47         /* 16 bits/pixel, 16MB, 133MHz, SDRAM memory mode value */
  48         16, 0x1000000, GC_CCF_COT_133, 0x4157ba63
  49 };
  50 #endif
  51
  52 /* Helpers */
  53 static inline int h_total(struct fb_var_screeninfo *var)
  54 {
  55         return var->xres + var->left_margin +
  56                 var->right_margin + var->hsync_len;
  57 }
  58
  59 static inline int v_total(struct fb_var_screeninfo *var)
  60 {
  61         return var->yres + var->upper_margin +
  62                 var->lower_margin + var->vsync_len;
  63 }
  64
  65 static inline int hsp(struct fb_var_screeninfo *var)
  66 {
  67         return var->xres + var->right_margin - 1;
  68 }
  69
  70 static inline int vsp(struct fb_var_screeninfo *var)
  71 {
  72         return var->yres + var->lower_margin - 1;
  73 }
  74
  75 static inline int d_pitch(struct fb_var_screeninfo *var)
  76 {
  77         return var->xres * var->bits_per_pixel / 8;
  78 }
  79
  80 static inline unsigned int chan_to_field(unsigned int chan,
  81                                          struct fb_bitfield *bf)
  82 {
  83         chan &= 0xffff;
  84         chan >>= 16 - bf->length;
  85         return chan << bf->offset;
  86 }
  87
  88 static int mb862xxfb_setcolreg(unsigned regno,
  89                                unsigned red, unsigned green, unsigned blue,
  90                                unsigned transp, struct fb_info *info)
  91 {
  92         struct mb862xxfb_par *par = info->par;
  93         unsigned int val;
  94
  95         switch (info->fix.visual) {
  96         case FB_VISUAL_TRUECOLOR:
  97                 if (regno < 16) {
  98                         val  = chan_to_field(red,   &info->var.red);
  99                         val |= chan_to_field(green, &info->var.green);
 100                         val |= chan_to_field(blue,  &info->var.blue);
 101                         par->pseudo_palette[regno] = val;
 102                 }
 103                 break;
 104         case FB_VISUAL_PSEUDOCOLOR:
 105                 if (regno < 256) {
 106                         val = (red >> 8) << 16;
 107                         val |= (green >> 8) << 8;
 108                         val |= blue >> 8;
 109                         outreg(disp, GC_L0PAL0 + (regno * 4), val);
 110                 }
 111                 break;
 112         default:
 113                 return 1;   /* unsupported type */
 114         }
 115         return 0;
 116 }
 117
 118 static int mb862xxfb_check_var(struct fb_var_screeninfo *var,
 119                                struct fb_info *fbi)
 120 {
 121         unsigned long tmp;
 122
 123         if (fbi->dev)
 124                 dev_dbg(fbi->dev, "%s\n", __func__);
 125
 126         /* check if these values fit into the registers */
 127         if (var->hsync_len > 255 || var->vsync_len > 255)
 128                 return -EINVAL;
 129
 130         if ((var->xres + var->right_margin) >= 4096)
 131                 return -EINVAL;
 132
 133         if ((var->yres + var->lower_margin) > 4096)
 134                 return -EINVAL;
 135
 136         if (h_total(var) > 4096 || v_total(var) > 4096)
 137                 return -EINVAL;
 138
 139         if (var->xres_virtual > 4096 || var->yres_virtual > 4096)
 140                 return -EINVAL;
 141
 142         if (var->bits_per_pixel <= 8)
 143                 var->bits_per_pixel = 8;
 144         else if (var->bits_per_pixel <= 16)
 145                 var->bits_per_pixel = 16;
 146         else if (var->bits_per_pixel <= 32)
 147                 var->bits_per_pixel = 32;
 148
 149         /*
 150          * can cope with 8,16 or 24/32bpp if resulting
 151          * pitch is divisible by 64 without remainder
 152          */
 153         if (d_pitch(&fbi->var) % GC_L0M_L0W_UNIT) {
 154                 int r;
 155
 156                 var->bits_per_pixel = 0;
 157                 do {
 158                         var->bits_per_pixel += 8;
 159                         r = d_pitch(&fbi->var) % GC_L0M_L0W_UNIT;
 160                 } while (r && var->bits_per_pixel <= 32);
 161
 162                 if (d_pitch(&fbi->var) % GC_L0M_L0W_UNIT)
 163                         return -EINVAL;
 164         }
 165
 166         /* line length is going to be 128 bit aligned */
 167         tmp = (var->xres * var->bits_per_pixel) / 8;
 168         if ((tmp & 15) != 0)
 169                 return -EINVAL;
 170
 171         /* set r/g/b positions and validate bpp */
 172         switch (var->bits_per_pixel) {
 173         case 8:
 174                 var->red.length         = var->bits_per_pixel;
 175                 var->green.length       = var->bits_per_pixel;
 176                 var->blue.length        = var->bits_per_pixel;
 177                 var->red.offset         = 0;
 178                 var->green.offset       = 0;
 179                 var->blue.offset        = 0;
 180                 var->transp.length      = 0;
 181                 break;
 182         case 16:
 183                 var->red.length         = 5;
 184                 var->green.length       = 5;
 185                 var->blue.length        = 5;
 186                 var->red.offset         = 10;
 187                 var->green.offset       = 5;
 188                 var->blue.offset        = 0;
 189                 var->transp.length      = 0;
 190                 break;
 191         case 24:
 192         case 32:
 193                 var->transp.length      = 8;
 194                 var->red.length         = 8;
 195                 var->green.length       = 8;
 196                 var->blue.length        = 8;
 197                 var->transp.offset      = 24;
 198                 var->red.offset         = 16;
 199                 var->green.offset       = 8;
 200                 var->blue.offset        = 0;
 201                 break;
 202         default:
 203                 return -EINVAL;
 204         }
 205         return 0;
 206 }
 207
 208 /*
 209  * set display parameters
 210  */
 211 static int mb862xxfb_set_par(struct fb_info *fbi)
 212 {
 213         struct mb862xxfb_par *par = fbi->par;
 214         unsigned long reg, sc;
 215
 216         dev_dbg(par->dev, "%s\n", __func__);
 217         if (par->type == BT_CORALP)
 218                 mb862xxfb_init_accel(fbi, fbi->var.xres);
 219
 220         if (par->pre_init)
 221                 return 0;
 222
 223         /* disp off */
 224         reg = inreg(disp, GC_DCM1);
 225         reg &= ~GC_DCM01_DEN;
 226         outreg(disp, GC_DCM1, reg);
 227
 228         /* set display reference clock div. */
 229         sc = par->refclk / (1000000 / fbi->var.pixclock) - 1;
 230         reg = inreg(disp, GC_DCM1);
 231         reg &= ~(GC_DCM01_CKS | GC_DCM01_RESV | GC_DCM01_SC);
 232         reg |= sc << 8;
 233         outreg(disp, GC_DCM1, reg);
 234         dev_dbg(par->dev, "SC 0x%lx\n", sc);
 235
 236         /* disp dimension, format */
 237         reg =  pack(d_pitch(&fbi->var) / GC_L0M_L0W_UNIT,
 238                     (fbi->var.yres - 1));
 239         if (fbi->var.bits_per_pixel == 16)
 240                 reg |= GC_L0M_L0C_16;
 241         outreg(disp, GC_L0M, reg);
 242
 243         if (fbi->var.bits_per_pixel == 32) {
 244                 reg = inreg(disp, GC_L0EM);
 245                 outreg(disp, GC_L0EM, reg | GC_L0EM_L0EC_24);
 246         }
 247         outreg(disp, GC_WY_WX, 0);
 248         reg = pack(fbi->var.yres - 1, fbi->var.xres);
 249         outreg(disp, GC_WH_WW, reg);
 250         outreg(disp, GC_L0OA0, 0);
 251         outreg(disp, GC_L0DA0, 0);
 252         outreg(disp, GC_L0DY_L0DX, 0);
 253         outreg(disp, GC_L0WY_L0WX, 0);
 254         outreg(disp, GC_L0WH_L0WW, reg);
 255
 256         /* both HW-cursors off */
 257         reg = inreg(disp, GC_CPM_CUTC);
 258         reg &= ~(GC_CPM_CEN0 | GC_CPM_CEN1);
 259         outreg(disp, GC_CPM_CUTC, reg);
 260
 261         /* timings */
 262         reg = pack(fbi->var.xres - 1, fbi->var.xres - 1);
 263         outreg(disp, GC_HDB_HDP, reg);
 264         reg = pack((fbi->var.yres - 1), vsp(&fbi->var));
 265         outreg(disp, GC_VDP_VSP, reg);
 266         reg = ((fbi->var.vsync_len - 1) << 24) |
 267               pack((fbi->var.hsync_len - 1), hsp(&fbi->var));
 268         outreg(disp, GC_VSW_HSW_HSP, reg);
 269         outreg(disp, GC_HTP, pack(h_total(&fbi->var) - 1, 0));
 270         outreg(disp, GC_VTR, pack(v_total(&fbi->var) - 1, 0));
 271
 272         /* display on */
 273         reg = inreg(disp, GC_DCM1);
 274         reg |= GC_DCM01_DEN | GC_DCM01_L0E;
 275         reg &= ~GC_DCM01_ESY;
 276         outreg(disp, GC_DCM1, reg);
 277         return 0;
 278 }
 279
 280 static int mb862xxfb_pan(struct fb_var_screeninfo *var,
 281                          struct fb_info *info)
 282 {
 283         struct mb862xxfb_par *par = info->par;
 284         unsigned long reg;
 285
 286         reg = pack(var->yoffset, var->xoffset);
 287         outreg(disp, GC_L0WY_L0WX, reg);
 288
 289         reg = pack(var->yres_virtual, var->xres_virtual);
 290         outreg(disp, GC_L0WH_L0WW, reg);
 291         return 0;
 292 }
 293
 294 static int mb862xxfb_blank(int mode, struct fb_info *fbi)
 295 {
 296         struct mb862xxfb_par  *par = fbi->par;
 297         unsigned long reg;
 298
 299         dev_dbg(fbi->dev, "blank mode=%d\n", mode);
 300
 301         switch (mode) {
 302         case FB_BLANK_POWERDOWN:
 303                 reg = inreg(disp, GC_DCM1);
 304                 reg &= ~GC_DCM01_DEN;
 305                 outreg(disp, GC_DCM1, reg);
 306                 break;
 307         case FB_BLANK_UNBLANK:
 308                 reg = inreg(disp, GC_DCM1);
 309                 reg |= GC_DCM01_DEN;
 310                 outreg(disp, GC_DCM1, reg);
 311                 break;
 312         case FB_BLANK_NORMAL:
 313         case FB_BLANK_VSYNC_SUSPEND:
 314         case FB_BLANK_HSYNC_SUSPEND:
 315         default:
 316                 return 1;
 317         }
 318         return 0;
 319 }
 320
 321 /* framebuffer ops */
 322 static struct fb_ops mb862xxfb_ops = {
 323         .owner          = THIS_MODULE,
 324         .fb_check_var   = mb862xxfb_check_var,
 325         .fb_set_par     = mb862xxfb_set_par,
 326         .fb_setcolreg   = mb862xxfb_setcolreg,
 327         .fb_blank       = mb862xxfb_blank,
 328         .fb_pan_display = mb862xxfb_pan,
 329         .fb_fillrect    = cfb_fillrect,
 330         .fb_copyarea    = cfb_copyarea,
 331         .fb_imageblit   = cfb_imageblit,
 332 };
 333
 334 /* initialize fb_info data */
 335 static int mb862xxfb_init_fbinfo(struct fb_info *fbi)
 336 {
 337         struct mb862xxfb_par *par = fbi->par;
 338         struct mb862xx_gc_mode *mode = par->gc_mode;
 339         unsigned long reg;
 340
 341         fbi->fbops = &mb862xxfb_ops;
 342         fbi->pseudo_palette = par->pseudo_palette;
 343         fbi->screen_base = par->fb_base;
 344         fbi->screen_size = par->mapped_vram;
 345
 346         strcpy(fbi->fix.id, DRV_NAME);
 347         fbi->fix.smem_start = (unsigned long)par->fb_base_phys;
 348         fbi->fix.smem_len = par->mapped_vram;
 349         fbi->fix.mmio_start = (unsigned long)par->mmio_base_phys;
 350         fbi->fix.mmio_len = par->mmio_len;
 351         fbi->fix.accel = FB_ACCEL_NONE;
 352         fbi->fix.type = FB_TYPE_PACKED_PIXELS;
 353         fbi->fix.type_aux = 0;
 354         fbi->fix.xpanstep = 1;
 355         fbi->fix.ypanstep = 1;
 356         fbi->fix.ywrapstep = 0;
 357
 358         reg = inreg(disp, GC_DCM1);
 359         if (reg & GC_DCM01_DEN && reg & GC_DCM01_L0E) {
 360                 /* get the disp mode from active display cfg */
 361                 unsigned long sc = ((reg & GC_DCM01_SC) >> 8) + 1;
 362                 unsigned long hsp, vsp, ht, vt;
 363
 364                 dev_dbg(par->dev, "using bootloader's disp. mode\n");
 365                 fbi->var.pixclock = (sc * 1000000) / par->refclk;
 366                 fbi->var.xres = (inreg(disp, GC_HDB_HDP) & 0x0fff) + 1;
 367                 reg = inreg(disp, GC_VDP_VSP);
 368                 fbi->var.yres = ((reg >> 16) & 0x0fff) + 1;
 369                 vsp = (reg & 0x0fff) + 1;
 370                 fbi->var.xres_virtual = fbi->var.xres;
 371                 fbi->var.yres_virtual = fbi->var.yres;
 372                 reg = inreg(disp, GC_L0EM);
 373                 if (reg & GC_L0EM_L0EC_24) {
 374                         fbi->var.bits_per_pixel = 32;
 375                 } else {
 376                         reg = inreg(disp, GC_L0M);
 377                         if (reg & GC_L0M_L0C_16)
 378                                 fbi->var.bits_per_pixel = 16;
 379                         else
 380                                 fbi->var.bits_per_pixel = 8;
 381                 }
 382                 reg = inreg(disp, GC_VSW_HSW_HSP);
 383                 fbi->var.hsync_len = ((reg & 0xff0000) >> 16) + 1;
 384                 fbi->var.vsync_len = ((reg & 0x3f000000) >> 24) + 1;
 385                 hsp = (reg & 0xffff) + 1;
 386                 ht = ((inreg(disp, GC_HTP) & 0xfff0000) >> 16) + 1;
 387                 fbi->var.right_margin = hsp - fbi->var.xres;
 388                 fbi->var.left_margin = ht - hsp - fbi->var.hsync_len;
 389                 vt = ((inreg(disp, GC_VTR) & 0xfff0000) >> 16) + 1;
 390                 fbi->var.lower_margin = vsp - fbi->var.yres;
 391                 fbi->var.upper_margin = vt - vsp - fbi->var.vsync_len;
 392         } else if (mode) {
 393                 dev_dbg(par->dev, "using supplied mode\n");
 394                 fb_videomode_to_var(&fbi->var, (struct fb_videomode *)mode);
 395                 fbi->var.bits_per_pixel = mode->def_bpp ? mode->def_bpp : 8;
 396         } else {
 397                 int ret;
 398
 399                 ret = fb_find_mode(&fbi->var, fbi, "640x480-16@60",
 400                                    NULL, 0, NULL, 16);
 401                 if (ret == 0 || ret == 4) {
 402                         dev_err(par->dev,
 403                                 "failed to get initial mode\n");
 404                         return -EINVAL;
 405                 }
 406         }
 407
 408         fbi->var.xoffset = 0;
 409         fbi->var.yoffset = 0;
 410         fbi->var.grayscale = 0;
 411         fbi->var.nonstd = 0;
 412         fbi->var.height = -1;
 413         fbi->var.width = -1;
 414         fbi->var.accel_flags = 0;
 415         fbi->var.vmode = FB_VMODE_NONINTERLACED;
 416         fbi->var.activate = FB_ACTIVATE_NOW;
 417         fbi->flags = FBINFO_DEFAULT |
 418 #ifdef __BIG_ENDIAN
 419                      FBINFO_FOREIGN_ENDIAN |
 420 #endif
 421                      FBINFO_HWACCEL_XPAN |
 422                      FBINFO_HWACCEL_YPAN;
 423
 424         /* check and possibly fix bpp */
 425         if ((fbi->fbops->fb_check_var)(&fbi->var, fbi))
 426                 dev_err(par->dev, "check_var() failed on initial setup?\n");
 427
 428         fbi->fix.visual = fbi->var.bits_per_pixel == 8 ?
 429                          FB_VISUAL_PSEUDOCOLOR : FB_VISUAL_TRUECOLOR;
 430         fbi->fix.line_length = (fbi->var.xres_virtual *
 431                                 fbi->var.bits_per_pixel) / 8;
 432         return 0;
 433 }
 434
 435 /*
 436  * show some display controller and cursor registers
 437  */
 438 static ssize_t mb862xxfb_show_dispregs(struct device *dev,
 439                                        struct device_attribute *attr, char *buf)
 440 {
 441         struct fb_info *fbi = dev_get_drvdata(dev);
 442         struct mb862xxfb_par *par = fbi->par;
 443         char *ptr = buf;
 444         unsigned int reg;
 445
 446         for (reg = GC_DCM0; reg <= GC_L0DY_L0DX; reg += 4)
 447                 ptr += sprintf(ptr, "%08x = %08x\n",
 448                                reg, inreg(disp, reg));
 449
 450         for (reg = GC_CPM_CUTC; reg <= GC_CUY1_CUX1; reg += 4)
 451                 ptr += sprintf(ptr, "%08x = %08x\n",
 452                                reg, inreg(disp, reg));
 453
 454         for (reg = GC_DCM1; reg <= GC_L0WH_L0WW; reg += 4)
 455                 ptr += sprintf(ptr, "%08x = %08x\n",
 456                                reg, inreg(disp, reg));
 457
 458         for (reg = 0x400; reg <= 0x410; reg += 4)
 459                 ptr += sprintf(ptr, "geo %08x = %08x\n",
 460                                reg, inreg(geo, reg));
 461
 462         for (reg = 0x400; reg <= 0x410; reg += 4)
 463                 ptr += sprintf(ptr, "draw %08x = %08x\n",
 464                                reg, inreg(draw, reg));
 465
 466         for (reg = 0x440; reg <= 0x450; reg += 4)
 467                 ptr += sprintf(ptr, "draw %08x = %08x\n",
 468                                reg, inreg(draw, reg));
 469
 470         return ptr - buf;
 471 }
 472
 473 static DEVICE_ATTR(dispregs, 0444, mb862xxfb_show_dispregs, NULL);
 474
 475 irqreturn_t mb862xx_intr(int irq, void *dev_id)
 476 {
 477         struct mb862xxfb_par *par = (struct mb862xxfb_par *) dev_id;
 478         unsigned long reg_ist, mask;
 479
 480         if (!par)
 481                 return IRQ_NONE;
 482
 483         if (par->type == BT_CARMINE) {
 484                 /* Get Interrupt Status */
 485                 reg_ist = inreg(ctrl, GC_CTRL_STATUS);
 486                 mask = inreg(ctrl, GC_CTRL_INT_MASK);
 487                 if (reg_ist == 0)
 488                         return IRQ_HANDLED;
 489
 490                 reg_ist &= mask;
 491                 if (reg_ist == 0)
 492                         return IRQ_HANDLED;
 493
 494                 /* Clear interrupt status */
 495                 outreg(ctrl, 0x0, reg_ist);
 496         } else {
 497                 /* Get status */
 498                 reg_ist = inreg(host, GC_IST);
 499                 mask = inreg(host, GC_IMASK);
 500
 501                 reg_ist &= mask;
 502                 if (reg_ist == 0)
 503                         return IRQ_HANDLED;
 504
 505                 /* Clear status */
 506                 outreg(host, GC_IST, ~reg_ist);
 507         }
 508         return IRQ_HANDLED;
 509 }
 510
 511 #if defined(CONFIG_FB_MB862XX_LIME)
 512 /*
 513  * GDC (Lime, Coral(B/Q), Mint, ...) on host bus
 514  */
 515 static int mb862xx_gdc_init(struct mb862xxfb_par *par)
 516 {
 517         unsigned long ccf, mmr;
 518         unsigned long ver, rev;
 519
 520         if (!par)
 521                 return -ENODEV;
 522
 523 #if defined(CONFIG_FB_PRE_INIT_FB)
 524         par->pre_init = 1;
 525 #endif
 526         par->host = par->mmio_base;
 527         par->i2c = par->mmio_base + MB862XX_I2C_BASE;
 528         par->disp = par->mmio_base + MB862XX_DISP_BASE;
 529         par->cap = par->mmio_base + MB862XX_CAP_BASE;
 530         par->draw = par->mmio_base + MB862XX_DRAW_BASE;
 531         par->geo = par->mmio_base + MB862XX_GEO_BASE;
 532         par->pio = par->mmio_base + MB862XX_PIO_BASE;
 533
 534         par->refclk = GC_DISP_REFCLK_400;
 535
 536         ver = inreg(host, GC_CID);
 537         rev = inreg(pio, GC_REVISION);
 538         if ((ver == 0x303) && (rev & 0xffffff00) == 0x20050100) {
 539                 dev_info(par->dev, "Fujitsu Lime v1.%d found\n",
 540                          (int)rev & 0xff);
 541                 par->type = BT_LIME;
 542                 ccf = par->gc_mode ? par->gc_mode->ccf : GC_CCF_COT_100;
 543                 mmr = par->gc_mode ? par->gc_mode->mmr : 0x414fb7f2;
 544         } else {
 545                 dev_info(par->dev, "? GDC, CID/Rev.: 0x%lx/0x%lx \n", ver, rev);
 546                 return -ENODEV;
 547         }
 548
 549         if (!par->pre_init) {
 550                 outreg(host, GC_CCF, ccf);
 551                 udelay(200);
 552                 outreg(host, GC_MMR, mmr);
 553                 udelay(10);
 554         }
 555
 556         /* interrupt status */
 557         outreg(host, GC_IST, 0);
 558         outreg(host, GC_IMASK, GC_INT_EN);
 559         return 0;
 560 }
 561
 562 static int __devinit of_platform_mb862xx_probe(struct of_device *ofdev,
 563                                                const struct of_device_id *id)
 564 {
 565         struct device_node *np = ofdev->node;
 566         struct device *dev = &ofdev->dev;
 567         struct mb862xxfb_par *par;
 568         struct fb_info *info;
 569         struct resource res;
 570         resource_size_t res_size;
 571         unsigned long ret = -ENODEV;
 572
 573         if (of_address_to_resource(np, 0, &res)) {
 574                 dev_err(dev, "Invalid address\n");
 575                 return -ENXIO;
 576         }
 577
 578         info = framebuffer_alloc(sizeof(struct mb862xxfb_par), dev);
 579         if (info == NULL) {
 580                 dev_err(dev, "cannot allocate framebuffer\n");
 581                 return -ENOMEM;
 582         }
 583
 584         par = info->par;
 585         par->info = info;
 586         par->dev = dev;
 587
 588         par->irq = irq_of_parse_and_map(np, 0);
 589         if (par->irq == NO_IRQ) {
 590                 dev_err(dev, "failed to map irq\n");
 591                 ret = -ENODEV;
 592                 goto fbrel;
 593         }
 594
 595         res_size = 1 + res.end - res.start;
 596         par->res = request_mem_region(res.start, res_size, DRV_NAME);
 597         if (par->res == NULL) {
 598                 dev_err(dev, "Cannot claim framebuffer/mmio\n");
 599                 ret = -ENXIO;
 600                 goto irqdisp;
 601         }
 602
 603 #if defined(CONFIG_LWMON5)
 604         par->gc_mode = &lwmon5_gc_mode;
 605 #endif
 606
 607 #if defined(CONFIG_SOCRATES)
 608         par->gc_mode = &socrates_gc_mode;
 609 #endif
 610
 611         par->fb_base_phys = res.start;
 612         par->mmio_base_phys = res.start + MB862XX_MMIO_BASE;
 613         par->mmio_len = MB862XX_MMIO_SIZE;
 614         if (par->gc_mode)
 615                 par->mapped_vram = par->gc_mode->max_vram;
 616         else
 617                 par->mapped_vram = MB862XX_MEM_SIZE;
 618
 619         par->fb_base = ioremap(par->fb_base_phys, par->mapped_vram);
 620         if (par->fb_base == NULL) {
 621                 dev_err(dev, "Cannot map framebuffer\n");
 622                 goto rel_reg;
 623         }
 624
 625         par->mmio_base = ioremap(par->mmio_base_phys, par->mmio_len);
 626         if (par->mmio_base == NULL) {
 627                 dev_err(dev, "Cannot map registers\n");
 628                 goto fb_unmap;
 629         }
 630
 631         dev_dbg(dev, "fb phys 0x%llx 0x%lx\n",
 632                 (u64)par->fb_base_phys, (ulong)par->mapped_vram);
 633         dev_dbg(dev, "mmio phys 0x%llx 0x%lx, (irq = %d)\n",
 634                 (u64)par->mmio_base_phys, (ulong)par->mmio_len, par->irq);
 635
 636         if (mb862xx_gdc_init(par))
 637                 goto io_unmap;
 638
 639         if (request_irq(par->irq, mb862xx_intr, IRQF_DISABLED,
 640                         DRV_NAME, (void *)par)) {
 641                 dev_err(dev, "Cannot request irq\n");
 642                 goto io_unmap;
 643         }
 644
 645         mb862xxfb_init_fbinfo(info);
 646
 647         if (fb_alloc_cmap(&info->cmap, NR_PALETTE, 0) < 0) {
 648                 dev_err(dev, "Could not allocate cmap for fb_info.\n");
 649                 goto free_irq;
 650         }
 651
 652         if ((info->fbops->fb_set_par)(info))
 653                 dev_err(dev, "set_var() failed on initial setup?\n");
 654
 655         if (register_framebuffer(info)) {
 656                 dev_err(dev, "failed to register framebuffer\n");
 657                 goto rel_cmap;
 658         }
 659
 660         dev_set_drvdata(dev, info);
 661
 662         if (device_create_file(dev, &dev_attr_dispregs))
 663                 dev_err(dev, "Can't create sysfs regdump file\n");
 664         return 0;
 665
 666 rel_cmap:
 667         fb_dealloc_cmap(&info->cmap);
 668 free_irq:
 669         outreg(host, GC_IMASK, 0);
 670         free_irq(par->irq, (void *)par);
 671 io_unmap:
 672         iounmap(par->mmio_base);
 673 fb_unmap:
 674         iounmap(par->fb_base);
 675 rel_reg:
 676         release_mem_region(res.start, res_size);
 677 irqdisp:
 678         irq_dispose_mapping(par->irq);
 679 fbrel:
 680         dev_set_drvdata(dev, NULL);
 681         framebuffer_release(info);
 682         return ret;
 683 }
 684
 685 static int __devexit of_platform_mb862xx_remove(struct of_device *ofdev)
 686 {
 687         struct fb_info *fbi = dev_get_drvdata(&ofdev->dev);
 688         struct mb862xxfb_par *par = fbi->par;
 689         resource_size_t res_size = 1 + par->res->end - par->res->start;
 690         unsigned long reg;
 691
 692         dev_dbg(fbi->dev, "%s release\n", fbi->fix.id);
 693
 694         /* display off */
 695         reg = inreg(disp, GC_DCM1);
 696         reg &= ~(GC_DCM01_DEN | GC_DCM01_L0E);
 697         outreg(disp, GC_DCM1, reg);
 698
 699         /* disable interrupts */
 700         outreg(host, GC_IMASK, 0);
 701
 702         free_irq(par->irq, (void *)par);
 703         irq_dispose_mapping(par->irq);
 704
 705         device_remove_file(&ofdev->dev, &dev_attr_dispregs);
 706
 707         unregister_framebuffer(fbi);
 708         fb_dealloc_cmap(&fbi->cmap);
 709
 710         iounmap(par->mmio_base);
 711         iounmap(par->fb_base);
 712
 713         dev_set_drvdata(&ofdev->dev, NULL);
 714         release_mem_region(par->res->start, res_size);
 715         framebuffer_release(fbi);
 716         return 0;
 717 }
 718
 719 /*
 720  * common types
 721  */
 722 static struct of_device_id __devinitdata of_platform_mb862xx_tbl[] = {
 723         { .compatible = "fujitsu,MB86276", },
 724         { .compatible = "fujitsu,lime", },
 725         { .compatible = "fujitsu,MB86277", },
 726         { .compatible = "fujitsu,mint", },
 727         { .compatible = "fujitsu,MB86293", },
 728         { .compatible = "fujitsu,MB86294", },
 729         { .compatible = "fujitsu,coral", },
 730         { /* end */ }
 731 };
 732
 733 static struct of_platform_driver of_platform_mb862xxfb_driver = {
 734         .owner          = THIS_MODULE,
 735         .name           = DRV_NAME,
 736         .match_table    = of_platform_mb862xx_tbl,
 737         .probe          = of_platform_mb862xx_probe,
 738         .remove         = __devexit_p(of_platform_mb862xx_remove),
 739 };
 740 #endif
 741
 742 #if defined(CONFIG_FB_MB862XX_PCI_GDC)
 743 static int coralp_init(struct mb862xxfb_par *par)
 744 {
 745         int cn, ver;
 746
 747         par->host = par->mmio_base;
 748         par->i2c = par->mmio_base + MB862XX_I2C_BASE;
 749         par->disp = par->mmio_base + MB862XX_DISP_BASE;
 750         par->cap = par->mmio_base + MB862XX_CAP_BASE;
 751         par->draw = par->mmio_base + MB862XX_DRAW_BASE;
 752         par->geo = par->mmio_base + MB862XX_GEO_BASE;
 753         par->pio = par->mmio_base + MB862XX_PIO_BASE;
 754
 755         par->refclk = GC_DISP_REFCLK_400;
 756
 757         ver = inreg(host, GC_CID);
 758         cn = (ver & GC_CID_CNAME_MSK) >> 8;
 759         ver = ver & GC_CID_VERSION_MSK;
 760         if (cn == 3) {
 761                 dev_info(par->dev, "Fujitsu Coral-%s GDC Rev.%d found\n",\
 762                          (ver == 6) ? "P" : (ver == 8) ? "PA" : "?",
 763                          par->pdev->revision);
 764                 outreg(host, GC_CCF, GC_CCF_CGE_166 | GC_CCF_COT_133);
 765                 udelay(200);
 766                 outreg(host, GC_MMR, GC_MMR_CORALP_EVB_VAL);
 767                 udelay(10);
 768                 /* Clear interrupt status */
 769                 outreg(host, GC_IST, 0);
 770         } else {
 771                 return -ENODEV;
 772         }
 773         return 0;
 774 }
 775
 776 static int init_dram_ctrl(struct mb862xxfb_par *par)
 777 {
 778         unsigned long i = 0;
 779
 780         /*
 781          * Set io mode first! Spec. says IC may be destroyed
 782          * if not set to SSTL2/LVCMOS before init.
 783          */
 784         outreg(dram_ctrl, GC_DCTL_IOCONT1_IOCONT0, GC_EVB_DCTL_IOCONT1_IOCONT0);
 785
 786         /* DRAM init */
 787         outreg(dram_ctrl, GC_DCTL_MODE_ADD, GC_EVB_DCTL_MODE_ADD);
 788         outreg(dram_ctrl, GC_DCTL_SETTIME1_EMODE, GC_EVB_DCTL_SETTIME1_EMODE);
 789         outreg(dram_ctrl, GC_DCTL_REFRESH_SETTIME2,
 790                GC_EVB_DCTL_REFRESH_SETTIME2);
 791         outreg(dram_ctrl, GC_DCTL_RSV2_RSV1, GC_EVB_DCTL_RSV2_RSV1);
 792         outreg(dram_ctrl, GC_DCTL_DDRIF2_DDRIF1, GC_EVB_DCTL_DDRIF2_DDRIF1);
 793         outreg(dram_ctrl, GC_DCTL_RSV0_STATES, GC_EVB_DCTL_RSV0_STATES);
 794
 795         /* DLL reset done? */
 796         while ((inreg(dram_ctrl, GC_DCTL_RSV0_STATES) & GC_DCTL_STATES_MSK)) {
 797                 udelay(GC_DCTL_INIT_WAIT_INTERVAL);
 798                 if (i++ > GC_DCTL_INIT_WAIT_CNT) {
 799                         dev_err(par->dev, "VRAM init failed.\n");
 800                         return -EINVAL;
 801                 }
 802         }
 803         outreg(dram_ctrl, GC_DCTL_MODE_ADD, GC_EVB_DCTL_MODE_ADD_AFT_RST);
 804         outreg(dram_ctrl, GC_DCTL_RSV0_STATES, GC_EVB_DCTL_RSV0_STATES_AFT_RST);
 805         return 0;
 806 }
 807
 808 static int carmine_init(struct mb862xxfb_par *par)
 809 {
 810         unsigned long reg;
 811
 812         par->ctrl = par->mmio_base + MB86297_CTRL_BASE;
 813         par->i2c = par->mmio_base + MB86297_I2C_BASE;
 814         par->disp = par->mmio_base + MB86297_DISP0_BASE;
 815         par->disp1 = par->mmio_base + MB86297_DISP1_BASE;
 816         par->cap = par->mmio_base + MB86297_CAP0_BASE;
 817         par->cap1 = par->mmio_base + MB86297_CAP1_BASE;
 818         par->draw = par->mmio_base + MB86297_DRAW_BASE;
 819         par->dram_ctrl = par->mmio_base + MB86297_DRAMCTRL_BASE;
 820         par->wrback = par->mmio_base + MB86297_WRBACK_BASE;
 821
 822         par->refclk = GC_DISP_REFCLK_533;
 823
 824         /* warm up */
 825         reg = GC_CTRL_CLK_EN_DRAM | GC_CTRL_CLK_EN_2D3D | GC_CTRL_CLK_EN_DISP0;
 826         outreg(ctrl, GC_CTRL_CLK_ENABLE, reg);
 827
 828         /* check for engine module revision */
 829         if (inreg(draw, GC_2D3D_REV) == GC_RE_REVISION)
 830                 dev_info(par->dev, "Fujitsu Carmine GDC Rev.%d found\n",
 831                          par->pdev->revision);
 832         else
 833                 goto err_init;
 834
 835         reg &= ~GC_CTRL_CLK_EN_2D3D;
 836         outreg(ctrl, GC_CTRL_CLK_ENABLE, reg);
 837
 838         /* set up vram */
 839         if (init_dram_ctrl(par) < 0)
 840                 goto err_init;
 841
 842         outreg(ctrl, GC_CTRL_INT_MASK, 0);
 843         return 0;
 844
 845 err_init:
 846         outreg(ctrl, GC_CTRL_CLK_ENABLE, 0);
 847         return -EINVAL;
 848 }
 849
 850 static inline int mb862xx_pci_gdc_init(struct mb862xxfb_par *par)
 851 {
 852         switch (par->type) {
 853         case BT_CORALP:
 854                 return coralp_init(par);
 855         case BT_CARMINE:
 856                 return carmine_init(par);
 857         default:
 858                 return -ENODEV;
 859         }
 860 }
 861
 862 #define CHIP_ID(id)     \
 863         { PCI_DEVICE(PCI_VENDOR_ID_FUJITSU_LIMITED, id) }
 864
 865 static struct pci_device_id mb862xx_pci_tbl[] __devinitdata = {
 866         /* MB86295/MB86296 */
 867         CHIP_ID(PCI_DEVICE_ID_FUJITSU_CORALP),
 868         CHIP_ID(PCI_DEVICE_ID_FUJITSU_CORALPA),
 869         /* MB86297 */
 870         CHIP_ID(PCI_DEVICE_ID_FUJITSU_CARMINE),
 871         { 0, }
 872 };
 873
 874 MODULE_DEVICE_TABLE(pci, mb862xx_pci_tbl);
 875
 876 static int __devinit mb862xx_pci_probe(struct pci_dev *pdev,
 877                                        const struct pci_device_id *ent)
 878 {
 879         struct mb862xxfb_par *par;
 880         struct fb_info *info;
 881         struct device *dev = &pdev->dev;
 882         int ret;
 883
 884         ret = pci_enable_device(pdev);
 885         if (ret < 0) {
 886                 dev_err(dev, "Cannot enable PCI device\n");
 887                 goto out;
 888         }
 889
 890         info = framebuffer_alloc(sizeof(struct mb862xxfb_par), dev);
 891         if (!info) {
 892                 dev_err(dev, "framebuffer alloc failed\n");
 893                 ret = -ENOMEM;
 894                 goto dis_dev;
 895         }
 896
 897         par = info->par;
 898         par->info = info;
 899         par->dev = dev;
 900         par->pdev = pdev;
 901         par->irq = pdev->irq;
 902
 903         ret = pci_request_regions(pdev, DRV_NAME);
 904         if (ret < 0) {
 905                 dev_err(dev, "Cannot reserve region(s) for PCI device\n");
 906                 goto rel_fb;
 907         }
 908
 909         switch (pdev->device) {
 910         case PCI_DEVICE_ID_FUJITSU_CORALP:
 911         case PCI_DEVICE_ID_FUJITSU_CORALPA:
 912                 par->fb_base_phys = pci_resource_start(par->pdev, 0);
 913                 par->mapped_vram = CORALP_MEM_SIZE;
 914                 par->mmio_base_phys = par->fb_base_phys + MB862XX_MMIO_BASE;
 915                 par->mmio_len = MB862XX_MMIO_SIZE;
 916                 par->type = BT_CORALP;
 917                 break;
 918         case PCI_DEVICE_ID_FUJITSU_CARMINE:
 919                 par->fb_base_phys = pci_resource_start(par->pdev, 2);
 920                 par->mmio_base_phys = pci_resource_start(par->pdev, 3);
 921                 par->mmio_len = pci_resource_len(par->pdev, 3);
 922                 par->mapped_vram = CARMINE_MEM_SIZE;
 923                 par->type = BT_CARMINE;
 924                 break;
 925         default:
 926                 /* should never occur */
 927                 goto rel_reg;
 928         }
 929
 930         par->fb_base = ioremap(par->fb_base_phys, par->mapped_vram);
 931         if (par->fb_base == NULL) {
 932                 dev_err(dev, "Cannot map framebuffer\n");
 933                 goto rel_reg;
 934         }
 935
 936         par->mmio_base = ioremap(par->mmio_base_phys, par->mmio_len);
 937         if (par->mmio_base == NULL) {
 938                 dev_err(dev, "Cannot map registers\n");
 939                 ret = -EIO;
 940                 goto fb_unmap;
 941         }
 942
 943         dev_dbg(dev, "fb phys 0x%llx 0x%lx\n",
 944                 (unsigned long long)par->fb_base_phys, (ulong)par->mapped_vram);
 945         dev_dbg(dev, "mmio phys 0x%llx 0x%lx\n",
 946                 (unsigned long long)par->mmio_base_phys, (ulong)par->mmio_len);
 947
 948         if (mb862xx_pci_gdc_init(par))
 949                 goto io_unmap;
 950
 951         if (request_irq(par->irq, mb862xx_intr, IRQF_DISABLED | IRQF_SHARED,
 952                         DRV_NAME, (void *)par)) {
 953                 dev_err(dev, "Cannot request irq\n");
 954                 goto io_unmap;
 955         }
 956
 957         mb862xxfb_init_fbinfo(info);
 958
 959         if (fb_alloc_cmap(&info->cmap, NR_PALETTE, 0) < 0) {
 960                 dev_err(dev, "Could not allocate cmap for fb_info.\n");
 961                 ret = -ENOMEM;
 962                 goto free_irq;
 963         }
 964
 965         if ((info->fbops->fb_set_par)(info))
 966                 dev_err(dev, "set_var() failed on initial setup?\n");
 967
 968         ret = register_framebuffer(info);
 969         if (ret < 0) {
 970                 dev_err(dev, "failed to register framebuffer\n");
 971                 goto rel_cmap;
 972         }
 973
 974         pci_set_drvdata(pdev, info);
 975
 976         if (device_create_file(dev, &dev_attr_dispregs))
 977                 dev_err(dev, "Can't create sysfs regdump file\n");
 978
 979         if (par->type == BT_CARMINE)
 980                 outreg(ctrl, GC_CTRL_INT_MASK, GC_CARMINE_INT_EN);
 981         else
 982                 outreg(host, GC_IMASK, GC_INT_EN);
 983
 984         return 0;
 985
 986 rel_cmap:
 987         fb_dealloc_cmap(&info->cmap);
 988 free_irq:
 989         free_irq(par->irq, (void *)par);
 990 io_unmap:
 991         iounmap(par->mmio_base);
 992 fb_unmap:
 993         iounmap(par->fb_base);
 994 rel_reg:
 995         pci_release_regions(pdev);
 996 rel_fb:
 997         framebuffer_release(info);
 998 dis_dev:
 999         pci_disable_device(pdev);
1000 out:
1001         return ret;
1002 }
1003
1004 static void __devexit mb862xx_pci_remove(struct pci_dev *pdev)
1005 {
1006         struct fb_info *fbi = pci_get_drvdata(pdev);
1007         struct mb862xxfb_par *par = fbi->par;
1008         unsigned long reg;
1009
1010         dev_dbg(fbi->dev, "%s release\n", fbi->fix.id);
1011
1012         /* display off */
1013         reg = inreg(disp, GC_DCM1);
1014         reg &= ~(GC_DCM01_DEN | GC_DCM01_L0E);
1015         outreg(disp, GC_DCM1, reg);
1016
1017         if (par->type == BT_CARMINE) {
1018                 outreg(ctrl, GC_CTRL_INT_MASK, 0);
1019                 outreg(ctrl, GC_CTRL_CLK_ENABLE, 0);
1020         } else {
1021                 outreg(host, GC_IMASK, 0);
1022         }
1023
1024         device_remove_file(&pdev->dev, &dev_attr_dispregs);
1025
1026         pci_set_drvdata(pdev, NULL);
1027         unregister_framebuffer(fbi);
1028         fb_dealloc_cmap(&fbi->cmap);
1029
1030         free_irq(par->irq, (void *)par);
1031         iounmap(par->mmio_base);
1032         iounmap(par->fb_base);
1033
1034         pci_release_regions(pdev);
1035         framebuffer_release(fbi);
1036         pci_disable_device(pdev);
1037 }
1038
1039 static struct pci_driver mb862xxfb_pci_driver = {
1040         .name           = DRV_NAME,
1041         .id_table       = mb862xx_pci_tbl,
1042         .probe          = mb862xx_pci_probe,
1043         .remove         = __devexit_p(mb862xx_pci_remove),
1044 };
1045 #endif
1046
1047 static int __devinit mb862xxfb_init(void)
1048 {
1049         int ret = -ENODEV;
1050
1051 #if defined(CONFIG_FB_MB862XX_LIME)
1052         ret = of_register_platform_driver(&of_platform_mb862xxfb_driver);
1053 #endif
1054 #if defined(CONFIG_FB_MB862XX_PCI_GDC)
1055         ret = pci_register_driver(&mb862xxfb_pci_driver);
1056 #endif
1057         return ret;
1058 }
1059
1060 static void __exit mb862xxfb_exit(void)
1061 {
1062 #if defined(CONFIG_FB_MB862XX_LIME)
1063         of_unregister_platform_driver(&of_platform_mb862xxfb_driver);
1064 #endif
1065 #if defined(CONFIG_FB_MB862XX_PCI_GDC)
1066         pci_unregister_driver(&mb862xxfb_pci_driver);
1067 #endif
1068 }
1069
1070 module_init(mb862xxfb_init);
1071 module_exit(mb862xxfb_exit);
1072
1073 MODULE_DESCRIPTION("Fujitsu MB862xx Framebuffer driver");
1074 MODULE_AUTHOR("Anatolij Gustschin <agust@denx.de>");
1075 MODULE_LICENSE("GPL v2");